VHDL лаборатория. Программирование ПЛИС . Программирование на VHDL.



Главная  / Page  VHDL - ПРОЕКТИРОВАНИЕ
  Г Е Н Е Р А Т О Р А  М О Д У Л Е Й  К В А Д Р А Т Н О Г О  К О Р Н Я



Помощь


Разрядность входа

DI

SQRT Module

DO

Разрядность выхода
Вход синхросигнала


CLK

Разрешение синхросигнала

EC

разрядность адреса LUT
регистры на входе и выходе
каждые 2 ступени с регистром
каждая ступень с регистром

Показать характеристики
Модуль вывести на экран

Admin.: Tatyana Lesyk
E-mail: lesyk@comsys.kpi.ua
Kanyevsky.kpi.ua. 2013
© All rights reserved.