VHDL laboratory. FPGA design. Using VHDL.



Главная/ Страница   Г Е Н Е Р А Т О Р   РЕКУРСИВНЫХ   ФИЛЬТРОВ   БЕЗ   БЛОКОВ   УМНОЖЕНИЯ



Помощь


Разрядность входа

DI

ФАЗОВЫЙ ФИЛЬТР БЕЗ УМНОЖИТЕЛЕЙ

DO

Разрядность выхода

Установка в ноль

CLK


RST

Разрешение синхросигнала

EC

Частота среза
Фильтр низких частот
Фильтр высоких частот
Полуполосный фильтр

Показать характеристики
Модуль вывести на экран

Аdmin.: Татьяна Лесик
E-mail: lesyk@comsys.kpi.ua
kanyevsky.kpi.ua. 2013 г
© Все права защищены.