VHDL laboratory. FPGA design. Using VHDL.

APMF IIR фильтр обозначает фильтр на основе фазовых фильтров без операции умножения. Умножение на коэффициент реализуется в нем как последовательность сложений сдвинутого операнда. Причем коэффициенты в предложенных фильтрах подобраны так, что число сложений при таком умножении меньше или равно трем. Преимущества такого рода фильтров - небольшой объем аппаратных затрат, высокая частота дискретизации, низкая групповая задержка сигнала. Также эти фильтры свободны от возбуждений.

Предложенные APMF-фильтры могут быть использованы в любом проекте ПЛИС благодаря их сравнительно небольшим аппаратным затратам. Любой фильтр имеет уровень подавления, который выше, чем 30 дБ. Но этот уровень может быть улучшен путем объединения двух или более таких фильтров.

Характеристики фильтра выводятся на экран при выборе кнопки 'Показать характеристики' в главном окне генератора фильтров. Частота среза генерируемого фильтра задается как доля круговой частоты, то есть частоты дискретизации. Например, дробь 0,25 означает частоту дискретизации, умноженную на 0,25. Эта частота задается в диапазоне 0,1 - 0,4.

Может быть выбран один из трех видов фильтра. Это фильтр низких частот (ФНЧ), фильтр высоких частот (ФВЧ), и полуполосный фильтр (ППФ). В последнем фильтре частота среза равна 0,25, а один из вариантов фильтра может быть выбран при вводе целого числа от 1 до 27.

Кроме того, такой фильтр может иметь два выхода, если отметить значок 'два выхода’. Эти выходы DO фильтра низких частот и выход DOH дополняющего фильтра высоких частот. Такой фильтр подходит для преобразования с понижением частоты, построения банка фильтров, обеспечивающего правильное восстановление сигнала.

Разрядность входных и выходних данных может задаваться любым целым числом. Но при этом разрядность выхода не может превышать входную разрядность больше, чем на три.

Кнопка 'Разрешение синхросигнала' добавляет вход CE, который может управлять сигналом тактовой частоты. Это полезно для реализации систем цифровой обработки сигналов с многочастотной дискретизацией или для замедления работы фильтра.

Сигнал на входе RST синхронно сбрасывает все регистры фильтра в нуль. Но в ПЛИС Xilinx, если вход RST не установлен, и режим сброса не выполняется, соответственно, то объем аппаратных затрат значительно уменьшается из-за того, что цепочки конвейерных регистров реализуются в элементах регистров сдвига SRL16. Нулевое начальное состояние этих регистров устанавливается при конфигурации ПЛИС.

В правой части окна при выборе 'Показать характеристики' и нажатии кнопки 'Принять' отображается график амплитудно-частотной характеристики избранного фильтра. Ниже графика отображаются параметры фильтра: Stop band frequency – частота полосы подавления, Stop band ripple– уровень подавления, Hardware - аппаратные затраты сумматоров, Clock frequency – тактовая частота. Эти параметры рассчитаны для реализации фильтров в ПЛИС Spartan-6 для 16-разрядных входных и выходных данных.

Результирующий модуль фильтра может быть свободно сконфигурирован в ПЛИС большинства компаний и большинства типов. Но внутренняя структура фильтра оптимизирована для 6-ти входовых логических таблиц (ЛТ) современных ПЛИС Xilinx или Altera. В следующей таблице приведены средние параметры фильтров для некоторых ПЛИС Xilinx Spartan-6, Artix-7, Kintex-7 ) и Altera (Cyclone-V, Stratix-V, MAX-10 ). Эти цифры получены для разрядности 16 и без специальных настроек файла ограничений размещения и трассировки. Параметры могут различаться для разных частот среза и видов фильтра.

При выборе кнопки 'Модуль вывести на экран' на экран выводится VHDL-текст избранного фильтра. Этот текст может быть перемещен в пользовательскую среду с помощью команд Select, Copy та Paste.

Полученная модель фильтра может быть эффективно проверена с помощью испытательного стенда, который размещен здесь:  Testbench