VHDL and FPGA design - VHDLлабораторія
VHDL лабораторія. Програмування ПЛІС . Програмування на VHDL.



Головна  / Page   V H D L - П Р О Е К Т У В А Н Н Я   Г Е Н Е Р А Т О Р А   М О Д У Л І В  К В А Д Р А Т Н О Г О  К О Р Е Н Я



Допомога


Вхідна розрядність

DI

SQRT Module

DO

Вихідна розрядність
Вхід синхросигналу


CLK

Дозвіл синхросигналу

EC

розрядність адреси LUT
регістри на вході та виході
кожні 2 ступеня з регістром
кожний ступінь з регістром

Показати характеристики
Модуль вивести на екран

Аdmin.: Tatyana Lesyk
E-mail: lesyk@comsys.kpi.ua
Kanyevsky.kpi.ua. 2013
© All rights reserved.