VHDL лаборатория.
Проектирование ПЛИС. Изучение VHDL. Программирование на VHDL.












english

русский

українська












последние новости:
16 сентября 2016 г.
Исходная установка в ПЛИС и СБИС.
    Далее...
( http://www.edn.com/electronics-blogs/day-in-the-life-of-a-chip-designer/4442638/Resets-in-FPGA---ASIC-control-and-data-paths ).


3 августа 2016 г.
Стили написания программ на VHDL.
    Далее...
( http://www.electronics-eetimes.com/sites/default/files/documents/whitepapers/1-edn-pdfarticles/download-pdf-1606-feat-e2v.pdf ).




"Интересуюсь VHDL"
приглашаем на страницу в facebook, которую ведет
Сергиенко Анатолий Михайлович












Rambler's Top100

Admin. Tatyana Lesyk
E-mail: lesyk@comsys.ntu-kpi.kiev.ua
Kanyevsky's VHDL laboratory. 2009
Copyright ©  All rights reserved.