VHDL laboratory. FPGA design. Using VHDL.

APMF IIR фільтр означає фільтр на основі фазових фільтрів без операції множення. Множення на коефіцієнт реалізується в ньому як серія додавань зсунутого операнду. Причому коефіцієнти в пропонованих фільтрах підібрані таким чином, що число додавань при такому множенні менше або дорівнює трьом. Переваги таких фільтрів - малі апаратні витрати, висока частота дискретизації, мала групова затримка сигналу. Також ці фільтри не мають збуджень.

Запропоновані APMF-фільтри можуть бути впроваджені в будь-якому проекті для ПЛІС завдяки їх невеликим апаратним витратам. Будь-який з фільтрів має рівень пригнічення, який є вищим за 30 дБ. Цей рівень може бути поліпшений шляхом об'єднання двох або більше таких фільтрів.

Характеристики фільтра виводяться на екрані при виборі кнопки 'Показати характеристики' в головному вікні генератору фільтрів. Частота зрізу фільтру, що генерується, задається як частка кругової частоти, тобто, частоти дискретизації. Наприклад, дріб 0,25 означає частоту дискретизації помножену на 0,25. Ця частота задається в діапазоні 0,1 – 0,4.

Можна вибрати один з трьох видів фільтра. Це фільтр нижніх частот (ФНЧ), фільтр верхніх частот (ФВЧ), і напівсмуговий фільтр (НСФ). В останньому фільтрі частота зрізу дорівнює 0,25, а один з варіантів фільтра може бути обраний при введенні цілого числа від 1 до 27.

Крім того, такий фільтр може мати два виходи, якщо відмітити значок 'два виходи’. Це виходи DO фільтра нижніх частот та вихід DOH доповнюючого фільтру верхніх частот. Такий фільтр зручно використовувати для децимації сигналу, побудови банку фільтрів, який забезпечує правильне відтворення сигналу.

Розрядність вхідних та вихідних даних може задаватись будь-яким цілим числом. Але при цьому розрядність виходу не має перевищувати вхідну розрядність більше ніж на три.

Кнопка 'Дозвіл синхросигналу' додає вхід CE, який керує сигналом тактової частоти. Його доцільно використовувати для реалізації систем цифрової обробки сигналів з багатьма частотами дискретизації або для уповільнення роботи фільтра.

Сигнал на вході RST синхронно скидає усі регістри фільтра в нуль. Але в ПЛІС фірми Xilinx, якщо вхід RST не встановлено і режим скидання не виконується, обсяг апаратних витрат стає меншим через те, що ланцюжки конвеєрних регістрів реалізуються в елементах регістрів зсуву SRL16 . Нульовий початковий стан цих регістрів встановлюється під час конфігурації ПЛІС.

У правій частині вікна при виборі 'Показати характеристики' та натисканні кнопки 'Прийняти' відображається графік амплітудо-частотної характеристики обраного фільтра. Нижче графіка відображаються параметри фільтра: Stop band frequency – частота смуги пригнічення, Stop band ripple – рівень пригнічення, Hardware - апаратні витрати, суматорів, Clock frequency – тактова частота. Ці параметри розраховані для реалізації фільтрів у ПЛІС Spartan-6 для 16-розрядних вхідних і вихідних даних.

Результуючий модуль фільтра може бути реалізований в ПЛІС більшості компаній і більшість типів. Але внутрішня структура фільтра оптимізована для 6-ти входових логічних таблиць (ЛТ) сучасних ПЛІС фірм Xilinx чи Altera. У наступній таблиці наведені приблизні параметри фільтрів для деяких ПЛІС Xilinx (Spartan-6, Artix-7, Kintex-7 ) та Altera (Cyclone-V, Stratix-V, MAX-10 ). Ці цифри отримані для розрядності 16 і без спеціальних налаштувань файлу обмежень розміщення і трасування. Параметри можуть відрізнятися для різних частот зрізу та видів фільтру.

При виборі кнопки 'Модуль вивести на екран' на екран виводиться VHDL-текст вибраного фільтру. Цей текст може бути перенесено в оточення користувача за командами Select, Copy та Paste.

Результуючий фільтр бажано протестувати, використовуючи спеціальний стенд для іспитів, який можна взяти тут: Testbench