Основные разработки

Основные разработки лаборатории Каневского.

2015-2016 г.

Прикладная тема:»Создание средств проектирования и разработка на их основе
высокопроизводительных процессоров систем технического зрения»

Разработана система технического зрения, выполняющая сжатие изображения с
широким динамическим диапазоном (ШДД) до сигнала с динамическим диапазоном 48 дБ
без потерь четкости как в светлых, так и темных местах, без артефактов и имеет
умеренные аппаратные затраты при реализации в программируемых логических
интегральных схемах (ПЛИС). Выбран алгоритм Retinex сжатия ШДД-изображения на
основе билатеральной функции локальной яркости. Предложен упрощенный алгоритм
сжатия ШДД изображения, который вместо билатеральной функции использует функцию
анализа локальных характеристик изображения.
Разработана библиотека виртуальных модулей для создания систем технического
зрения различной сложности на базе ПЛИС. Модули библиотеки имеют минимизиро-
ванные аппаратные затраты, большую пропускную способность и унифицированный
интерфейс. Они рассчитаны на частоту следования пикселей до 150 МГц при реализации в ПЛИС фирмы Lattice и вдвое большую — в ПЛИС фирм Altera, Xilinx.
Предложены аналитический метод синтеза конвейерных вычислителей на основе
пространственного графа синхронных потоков данных (ГСПД), который обеспечивает
синтез конвейерных вычислительных устройств с регламентированно большой
пропускной способностью и минимизированными аппаратными затратами. Показано его
упрощение при проектировании процессоров обработки видеоизображений в ПЛИС.
Сложность оптимизации при использовании метода значительно ниже, чем в других
методах, благодаря большому количеству ограничений, накладываемых на ГСПД.
Разработано ядро процессора RISC-ST2, ориентированное на обработку
последовательных потоков данных в ПЛИС. Оно занимает небольшие аппаратные затраты
и выполняет 100 млн. команд в секунду. Для него разработана программа ассемблера.
Ядро процессора предназначено для управления модулями системы технического зрения
и реализации интеллектуальной обработки изображений. Оно способно распаковывать и
выводить изображение GIF-файлов со скоростью 5 мегапикселей в секунду.
Испытания системы технического зрения показали, что она выполняет сжатие
динамического диапазона ШДД-изображения с 120 дБ до 48 дБ с минимальными
потерями четкости деталей как в темных, так и светлых местах. Установлено, что,
благодаря использованию модернизированного алгоритма Retinex, улучшается четкость
деталей, особенно на ярких участках изображения.
Информация — http://report.kpi.ua/uk/0115U002326
Описание разработки

2012-2014 р.

Фундаментальная тема:»Разработка теоретических основ, методов и способов проектирования современных высокопроизводительных компьютерных систем в среде Грид- и облачных систем»

Разработана новая архитектурная концепция организации параллельных вычислений в Грид-системах и облачной среде с использованием программируемых логических интегральных схем (ПЛИС) как высокопроизводительного гетерогенного вычислительного ресурса с архитектурой программируемого операционного блока с обработкой потоков данных, что позволяет достигать оптимизированного отношения производительность-энергопотребление и упростить программирование вычислительных задач для этих систем. Разработаны новые подходы к диспетчеризации вычислительных процессов в гетерогенных Грид-системах, которые позволяют оптимизировать загруженность вычислительных ресурсов, эффективно выполнять их мониторинг. Разработан новый метод ресинхронизации графов синхронных потоков данных, который обеспечивает проектирование конвейерных схем для реализации в ПЛИС, отличающихся минимальными аппаратными затратами при оптимизированной производительности. На базе этого метода создана система автоматизированного проектирования (САПР) параллельных вычислительных схем, описанных на языке VHDL и конфигурируемых в ПЛИС, которая внедряется как приложение в облачной среде. Клиентская часть экспериментальной САПР размещена на Web-браузере пользователя, а серверная часть — на сервере HP Blade server C3000, установленном в НТУУ «КПИ».
Разработаны генераторы модулей деления, извлечения квадратного корня, рекурсивных цифровых фильтров на базе онтологии структур фильтров и прикладной базы знаний, которые предназначены для генерирования виртуальных модулей для ПЛИС и внедряются в облачной среде. Генерируемые цифровые фильтры имеют минимальные аппаратные затраты и максимальную частоту дискретизации, достигающую 400 МГц.
С помощью САПР параллельных вычислительных схем разработан ряд виртуальных вычисли¬тельных модулей, таких как контроллер локальной сети Ethernet, декодер Рида-Соломона, процессоры быстрого преобразования Фурье, двумерного дискретного косинусного преобразования, ядро микропроцессора ARMv.3, ядро микроконтроллера i8051, имеющее производительность до 100 млн. команд в секунду.
Информация — http://report.kpi.ua/uk/node/660
Описание разработки

2009-2011 р.

Фундаментальная тема:»Создание архитектурной концепции и методов проектирования сетевых процессоров с интеллектуальной обработкой данных.»

Обоснована методология создания методов синтеза конвейерных вычислительных систем (ВС) путем отображения пространственного графа синхронных потоков данных (ГСПД) в структуру ВС и ее расписание. Разработанные методы обеспечивают при заданном периоде выполнения алгоритма минимизацию длительности тактового интервала, количества процессорных элементов, их регистров, мультиплексоров, межсоединений, объема памяти, а также энергопотребления. Разработаны методы синтеза конвейерных ВС для программируемых логических интегральных схем (ПЛІС), включая метод проектирования с использованием языка VHDL, метод отображения периодических алгоритмов с операторами управления, метод синтеза буферных схем. При этом структурное решение ВС описано языком VHDL и представляет собой проект, готовый к использованию в ПЛІС или заказной СБИС. Это решение получается минуя построение самой структуры, благодаря чему его оптимизация выполняется направленно и имеет меньшую трудоемкость. Разработан также метод ресинхронизации ГСПД, который является направленным и имеет меньшую сложность по сравнению с традиционным методом. Уровень формализации методов достаточный для их автоматической реализации.
Полученные методы проверены при проектировании ВС для цифровой обработки сигналов и решения задач линейной алгебры, реализованных в ПЛИС, параметры которых превышают или не хуже параметров лучших зарубежных образцов. Установлено, что сетевые компьютеры на основе конфигурирванных компьютеров имеют на порядок меньшее энергопотребление при повышенном быстродействии в сравнении с микропроцессорными системами и могут быть запрограммированы благодаря применению предложенных методов. Предложен метод статического планирования в системе сетевых процессоров при ограничениях на ресурсы с минимизацией общего времени выполнения, который благодаря обработке графу зависимости по данным, позволяет выполнять поиск эффективного плана в кратчайший срок.
Разработан ряд виртуальных вычислительных модулей конфигурируемого сетевого процессора, таких как контроллер локальной сети Ethernet, декодер кодов Рида-Соломона, распаковщик файлов в формате GZIP. Разработано ядро микроконтроллера и8051, которое имеет повышенное быстродействие до 100 млн. команд за сек. Разработан и испытан экспериментальный образец сетевого компьютера на основе ПЛИС Xilinx XCV-4SX35.
Информация — http://report.kpi.ua/uk/content/%D1%81%D0%BE%D0%B7%D0%B4%D0%B0%D0%BD%D0%B8%D0%B5-%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%BD%D0%BE%D0%B9-%D0%BA%D0%BE%D0%BD%D1%86%D0%B5%D0%BF%D1%86%D0%B8%D0%B8-%D0%B8-%D0%BC%D0%B5%D1%82%D0%BE%D0%B4%D0%BE%D0%B2-%D0%BF%D1%80%D0%BE%D0%B5%D0%BA%D1%82%D0%B8%D1%80%D0%BE%D0%B2%D0%B0%D0%BD%D0%B8%D1%8F-%D1%81%D0%B5%D1%82%D0%B5%D0%B2%D1%8B%D1%85-%D0%BF%D1%80%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80%D0%BE%D0%B2-%D1%81-%D0%B8%D0%BD%D1%82%D0%B5%D0%BB%D0%BB%D0%B5%D0%BA%D1%82%D1%83%D0%B0%D0%BB
Описание разработки

2005 г.

Экспериментальное ядро микроконтроллера АЯМ (ARM-подобное Ядро Микропроцессора), реализующее систему команд микропроцессора ARM v.4 и не уступающее ему по быстродействию. Занимает всего 2000 CLB slices в ПЛИС Xilinx.

2004 г.

Совместно с ЦНИИ Навигации и управления разработана цифровая часть приемника GPS-Glonass – сигналов на базе ПЛИС Xilinx, микросхем Zarlinx и DSP-микропроцессора ADSP29000.
Имитатор навигационных сигналов Loran-C, Alpha, разработанный совместно с ЦНИИ Навигации и управления, на базе ПЛИС Xilinx, имеющий в десятки раз меньшие габариты и стоимость, чем аналогичные приборы при той же точности и функциональности.

2001 г.

Генератор КИХ фильтров на основе таблиц LUT, превосходящий аналогичный генератор фирмы Xilinx как по быстродействию, так и по минимуму аппаратных затрат генерируемых фильтров, внедрен в симуляторе Aldec ActiveHDL.

2000 г.

Ядро микроконтроллера i8051, каждая команда которого выполняется за 2, 3 или 4 такта, благодаря чему быстродействие увеличено в 7 раз по сравнению с архитектурой оригинального микроконтроллера. Занимает менее 900 CLB slices в ПЛИС Xilinx и допускает минимизацию до 600 CLB slices при настройке.

1999 г.

Ядро микроконтроллера i8051, по спецификации совпадающего с архитектурой оригинального микроконтроллера, предназначенное для реализации в ПЛИС. Занимает менее 900 CLB slices в ПЛИС Xilinx.

1994 г.

Измеритель сигналов регулирования скорости в рельсовых цепях, внедрен в 1995 г. в Киевском, Харьковском и Московском метрополитенах. Его применение заметно ускорило срок сдачи Днепропетровского метрополитена. Это был первый портативный, автоматический, цифровой,многоканальный измерительный прибор для ЖД транспорта в СНГ, в котором были реализованы алгоритмы спектральной обработки сигналов. Основа измерителя — микроконтроллер і8051.
ВС для обработки сигналов, разработана совместно с американской венчурной фирмой VCS, состояла из 4 микропроцессоров DSP96001 фирмы Motorola, размещенных на плате. Пиковая производительность ВС – 240 Мфлопс. Получен опыт отладки систем с тактовой частотой 40 МГц, программирования параллельных систем на языке ассемблера этого микропроцессора, а также программирования CPLD фирмы Lattice.

1990 г.

ВС анализатора спектра, разработана для Горьковского научно-исследовательского приборостроительного института. Ближайший аналог — анализатор спектра НР3561 фирмы Hewlett-Packard. ВС состояла из 2-х плат: платы процессора БПФ и платы фильтра-дециматора, подключаемых к шине Multibus. ВС была построена на 4-х сигнальных микропроцессорах TMS320C10. Частота дискретизации входного сигнала -102,4 кГц. Динамический диапазон — 80 дб.

1988 г.

ВС анализатора спектра. Разработана для Горьковского научно-исследовательского приборостроительного института для модернизации вычислительных анализаторов спектра СК4-91,…,СК4-94, которые выпускались серийно на Московском заводе радиоизмерительной аппаратуры МПСС. ВС состояла из процессора БПФ и векторного процессора с плавающей запятой. Элементная база — AMD29500. Вычисление БПФ для 1024 действительных точек — за 1 мс. Новые изобретатели получили знак «ИзобретательСССР» за внедрение в ней своего изобретения.

1987 г.

ВС анализатора спектра. Разработана для Горьковского научно-исследовательского приборостроительного института. Вычисление БПФ для 1024 действительных точек — за 50 мс. ВС состояла из сигнального микропроцессора TMS32010 и сопроцессора на серии 1804. Сопроцессор был необходим для организации обменов данными между микропроцессором, блоком памяти и АЦП, благодаря чему увеличена производительность ВС более чем вдвое. Для разработки программ для TMS32010 были разработаны оригинальные кросс-ассемблер и симулятор.
Кросс-ассемблер, симулятор и аппаратный эмулятор сигнального микропроцессора uPD7720. Предназначены для автоматизации разработки программного обеспечения микропроцессора uPD7720, который в 80-е годы поступал на вооружение промышленности средств связи.

1985 г.

ВС анализатора спектра. Разработана для Горьковского научно-исследовательского приборостроительного института. Внедрена в 1988 г. в ряде вычислительных анализаторов спектра СК4-91,…,СК4-94, которые выпускались серийно на Московском заводе радиоизмерительной аппаратуры МПСС. ВС состояла из быстродействующих блоков многоканального цифрового фильтра и процессора БПФ. Вычисление БПФ для 1024 действительных точек — за 4,5 мс. Аппаратные затраты процессора обработки сигналов — 200 микросхем. Ближайший аналог — анализатор спектра НР3562 фирмы Hewlett-Packard — проигрывал по скорости вычисления и накопления спектров.
Четырехканальный цифровой фильтр-дециматор, разработан для Краснодарского завода измерительных приборов. Частота дискретизации входных данных по 4 каналам — 100 кГц. Порядок каждого звена КИХ фильтра — 23. Уровень подавления — 60 дб. Ширина полосы пропускания = (частота дискретизации)/6 . Фильтр предназначен для применения в разрабатываемом на Краснодарском ЗИП анализаторе спектра.

1984 г.

Четырехканальный цифровой фильтр-дециматор. Разработан для Горьковского научно-исследовательского приборостроительного института. Частота дискретизации входных данных по 4 каналам — 256 кГц. Порядок каждого звена КИХ фильтра — 53. Уровень подавления — 80 дб. Ширина полосы пропускания = (частота дискретизации)/5.12 . Фильтр понижал частоту дискретизации сигнала по октавам вплоть до 1,5 Гц и позволял вместе с процессором БПФ выполнять спектральный анализ с очень высоким разрешением.
Представляет собой модернизацию ранее разработанного фильтра, которая заключалась в реализации умножителя на микросхеме 1518ВЖ1.
Эмулятор ПЗУ. Предназначен для разработки и отладки микропрограмм микропроцессоров на базе серии 1804. Объем памяти — 10х1024 байт. Задержка считывания — 70 нс. Загрузка исходных данных — с перфоленты, с клавиатуры или с энергонезависимого ОЗУ.

1983 г.

ВС анализатора спектра. Разработана для Горьковского научно-исследовательского приборостроительного института. Вычисление БПФ для 1024 действительных точек — за 80 мс. Вычислял также взаимную корреляционную функцию, модуль и фазу сигналов, усреднение и т.п. Аппаратные затраты — 270 микросхем. На макете ВС отрабатывалась технология проектирования спецпроцессоров цифровой обработки сигналов с микропрограммным управлением на базе серий К589, К1802 и К1804. Тактовая частота — 8 МГц. Комплексное умножение выполнялось по схеме с распределенной арифметикой.
Процессор двумерного преобразования Фурье. Разработан для Горьковского научно-исследовательского приборостроительного института. Время вычисления двумерного БПФ 64х64 — 6,2 мс, время вычисления двумерной фильтрации 64х64 — 14,5 мс.
Четырехканальный цифровой фильтр-дециматор. Разработан для Горьковского научно-исследовательского приборостроительного института. Частота дискретизации входных данных по 4 каналам — 256 кГц. Порядок каждого звена КИХ фильтра — 53. Уровень подавления — 80 дб. Ширина полосы пропускания = (частота дискретизации)/5.12 . Фильтр понижал частоту дискретизации сигнала по октавам вплоть до 1,5 Гц и позволял вместе с процессором БПФ выполнять спектральный анализ с очень высоким разрешением.
Высокая производительность фильтра достигнута благодаря применению схемы умножения на коэффициенты на базе ПЗУ К155РТ4. Аналогичная схема применяется сейчас в фильтрах на ПЛИС. Организация многокаскадной схемы фильтрации основана на принципе управления потоками данных.

1982 г.

Цифровой генератор синусоидальных сигналов.Предназначен для отладки и испытаний разрабатываемых процессоров цифровой обработки сигналов. Принцип действия — заполнение таблицы, построенной на быстродействующем ОЗУ, отсчетами синусоиды с заданной амплитудой и чтение из таблицы по счетчику с инкрементом, равным заданной частоте. Частота дискретизации — до 10 МГц. Есть выход ЦАП.

1981 г.

ВС анализатора спектра. Разработана для Горьковского научно-исследовательского приборостроительного института. Время вычисления БПФ для 2048 действительных точек — 2,6 мс. Вычислял также взаимную корреляционную функцию, усреднение, модуль и фазу сигналов, и т.п. по алгоритму Волдера. Аппаратные затраты — 1900 мс.
Был успешно сдан Госкомиссии, в которую входила дюжина ответственных сотрудников различных ведомств.

1980 г.

БПФ-процессор для реализации 64-канальной фильтрации. Разработан совместно с КБ «Шторм». Вычисление БПФ для 256 действительных точек — всего за 320 мкс. — рекордное время для СССР в том году. Аппаратные затраты — 2000 мс. серии К155 и памяти серии К505, потребляемая мощность — 400 ВА.
Прошел успешные многолетние испытания на Камчатке.

1979 г.

Сейсмический вычислитель СВ-1.Внедрен в работу в НПО «Укргеофизика». Представлял собой 4-процессорную ВС — сопроцессор для ЭВМ ЕС-1060, в которой впервые в СССР была организована систолическая обработка данных с суммарной производительностью 8 млн. операций в секунду.
Реально работал по 24 часа в сутки и давал конкретный экономический эффект, за что его разработчики получили знаки «Изобретатель СССР».