Skip to content

kanyevsky.kpi.ua

VHDL office. FPGA design. VHDL study. VHDL programming.

  • Facebook Интересуюсь VHDL
  • Email Сергиенко А. М.: a.ser@i.ua
  • Главная страница
  • Новости
  • О нас
    • Основные разработки
      • 2015 – 2016
  • Новые публикации
  • Для студентов
    • Учебники
    • Курс лабораторных работ по компьютерной схемотехнике на VHDL
    • Технология проектирования компьютерных систем
    • Темы бакалаврских и дипломных работ.
  • Генераторы модулей
  • Полезные IP Cores
    • Поведенческая модель процессора БПФ
    • Вычислительный модуль 16-разрядного RISC-микропроцессора
  • VHDL и проектирование ПЛИС
    • Учебник VHDL
    • Анализ цифровых фильтров с помощью VHDL. Фазовые и маскирующие фильтры
    • Модели генераторов сигналов и их обработка на VHDL
    • Статьи
      • VHDL против MATLAB
      • Что такое FPGA?
      • Реализация БИХ-фильтров на ПЛИС
      • Управляемый генератор синусоидальных сигналов
      • Вычисление квадрата
      • Вычисление логарифма
      • О пользе округления
      • Простое устройство для решения задачи Пифагора
      • Суперпроизводительность для медленных задач?!
      • Ещё один тахометр
  • Контакты
  • Главная страница
  • Новости
  • О нас
    • Основные разработки
      • 2015 – 2016
  • Новые публикации
  • Для студентов
    • Учебники
    • Курс лабораторных работ по компьютерной схемотехнике на VHDL
    • Технология проектирования компьютерных систем
    • Темы бакалаврских и дипломных работ.
  • Генераторы модулей
  • Полезные IP Cores
    • Поведенческая модель процессора БПФ
    • Вычислительный модуль 16-разрядного RISC-микропроцессора
  • VHDL и проектирование ПЛИС
    • Учебник VHDL
    • Анализ цифровых фильтров с помощью VHDL. Фазовые и маскирующие фильтры
    • Модели генераторов сигналов и их обработка на VHDL
    • Статьи
      • VHDL против MATLAB
      • Что такое FPGA?
      • Реализация БИХ-фильтров на ПЛИС
      • Управляемый генератор синусоидальных сигналов
      • Вычисление квадрата
      • Вычисление логарифма
      • О пользе округления
      • Простое устройство для решения задачи Пифагора
      • Суперпроизводительность для медленных задач?!
      • Ещё один тахометр
  • Контакты

Статьи

Автор — Сергиенко А.М.
Статьи будут полезны всем, кто изучает VHDL.

→ VHDL против MATLAB
→ Что такое FPGA?
→ Реализация БИХ-фильтров на ПЛИС
→ Управляемый генератор синусоидальных сигналов
→ Вычисление квадрата
→ Вычисление логарифма
→ О пользе округления
→ Простое устройство для решения задачи Пифагора
→ Ещё один тахометр

  • УкраїнськаУкраїнська
  • EnglishEnglish
  • РусскийРусский
  • Главная страница
  • Новости
  • О нас
    • Основные разработки
      • 2015 – 2016
  • Новые публикации
  • Для студентов
    • Учебники
    • Курс лабораторных работ по компьютерной схемотехнике на VHDL
    • Технология проектирования компьютерных систем
    • Темы бакалаврских и дипломных работ.
  • Генераторы модулей
  • Полезные IP Cores
    • Поведенческая модель процессора БПФ
    • Вычислительный модуль 16-разрядного RISC-микропроцессора
  • VHDL и проектирование ПЛИС
    • Учебник VHDL
    • Анализ цифровых фильтров с помощью VHDL. Фазовые и маскирующие фильтры
    • Модели генераторов сигналов и их обработка на VHDL
    • Статьи
      • VHDL против MATLAB
      • Что такое FPGA?
      • Реализация БИХ-фильтров на ПЛИС
      • Управляемый генератор синусоидальных сигналов
      • Вычисление квадрата
      • Вычисление логарифма
      • О пользе округления
      • Простое устройство для решения задачи Пифагора
      • Суперпроизводительность для медленных задач?!
      • Ещё один тахометр
  • Контакты

Метки

autoregressive analisis Durbin algorithm processor ESL FPGA IP-XACT lattice filter RTL VHDL ГСПД ООП ПЛИС САПР ФВЧ ФНЧ авторегрессионный анализ адаптивный фильтр алгоритм высокоуровневый синтез граф потоков данных компьютерные архитектуры метод Холецкого распараллеливание распределение ресурсов рациональные дроби рекурсивные цифровые фильтры рекурсивный цифровой фильтр фазовые фильтры фазовый фильтр

Архивы

  • Март 2020
  • Сентябрь 2019
  • Июнь 2019
  • Октябрь 2018
  • Май 2018
  • Октябрь 2017
  • Апрель 2017
  • Август 2016
  • Ноябрь 2015
  • Июнь 2013
  • Октябрь 2010
  • Сентябрь 2010
  • Май 2010
  • Апрель 2010
  • Март 2010
  • Май 2009
  • Facebook Интересуюсь VHDL
  • Email Сергиенко А. М.: a.ser@i.ua
  • Facebook Интересуюсь VHDL
  • Email Сергиенко А. М.: a.ser@i.ua
  • Главная страница
  • Новости
  • О нас
    • Основные разработки
      • 2015 – 2016
  • Новые публикации
  • Для студентов
    • Учебники
    • Курс лабораторных работ по компьютерной схемотехнике на VHDL
    • Технология проектирования компьютерных систем
    • Темы бакалаврских и дипломных работ.
  • Генераторы модулей
  • Полезные IP Cores
    • Поведенческая модель процессора БПФ
    • Вычислительный модуль 16-разрядного RISC-микропроцессора
  • VHDL и проектирование ПЛИС
    • Учебник VHDL
    • Анализ цифровых фильтров с помощью VHDL. Фазовые и маскирующие фильтры
    • Модели генераторов сигналов и их обработка на VHDL
    • Статьи
      • VHDL против MATLAB
      • Что такое FPGA?
      • Реализация БИХ-фильтров на ПЛИС
      • Управляемый генератор синусоидальных сигналов
      • Вычисление квадрата
      • Вычисление логарифма
      • О пользе округления
      • Простое устройство для решения задачи Пифагора
      • Суперпроизводительность для медленных задач?!
      • Ещё один тахометр
  • Контакты
Администратор: Татьяна Лесик
lesyk@comsys.kpi.ua
PDF icon made by Dimitry Miroliubov from www.flaticon.com

Copyright © 2021 kanyevsky.kpi.ua. All Rights Reserved.

Theme byEducation WordPress Theme

Методичні вказівки до виконання лабораторних робіт(рос.)
TPKS_Lab_excercise_2_RU
Методичні вказівки до виконання лабораторних робіт
TPKS_Lab_excercise_2
Methodical instructions for laboratory excercises
TPKS_Lab_excercise_2_ENG
АСД конспект лекцій
ASD_Lek
Сергієнко А.М., Сергієнко П.А. Багатопроцесорна система на ПЛІС.
RISC2_DFG