Предлагаем ознакомиться с некоторыми учебными материалами. Эти задания будут полезны всем , кто интересуется VHDL. Статьи этой страницы представлены в виде .pdf файлов. → Учебники. → Курс лабораторных работ по компьютерной схемотехнике...
На этой странице предлагаются описания моделей ( и zip-файлы к ним ), а также наши разработки на сайте opencores.org. → Поведенческая модель процессора БПФ. (описательная часть и zip-файл) → Вычислительный...
Предлагаем ознакомиться с некоторыми учебными материалами. Эти задания будут полезны всем , кто интересуется VHDL. Статьи этой страницы представлены в виде .pdf файлов. → Учебники. → Курс лабораторных работ по компьютерной схемотехнике...
На этой странице предлагаются описания моделей ( и zip-файлы к ним ), а также наши разработки на сайте opencores.org. → Поведенческая модель процессора БПФ. (описательная часть и zip-файл) → Вычислительный...
→ Учебник VHDL. Автор — Сергиенко А.М. → Анализ цифровых фильтров с помощью VHDL. Фазовые и маскирующие фильтры. → Модели генераторов сигналов и их обработка на VHDL. → Статьи.Автор —...
Ведущие университеты мира традиционно ведут исследования и разработки з разными процессорными архитектурами. Так, пару десятилетий исследовались RISC-процессоры. Потом были VLIW, DSP. А тепер почему-то везде взялись за единственную архитектуру RISC-V....
O. Molchanov, M. Orlova, A. Sergiyenko. Nano-Processor for the Small Tasks // IEEE 39th International Conference on Electronics and Nanotechnology (ELNANO). 2019/4/16. P.674-677.
Аннотация - предложена архитектура восьмиразрядного стекового процессора, которая разработана для реализации FPGA. Процессор с этой архитектурой имеет небольшие аппаратные затраты, уменьшенное количество программного обеспечения возможность добавлять к системе команд до ста новых инструкций. Микропроцессорная архитектура приспособлена для программирования коммуникаций через последовательные порты ввода-вывода и способна выполнять грамматический разбор потока данных. Микроконтроллер с этой архитектурой эффективно используется для приложений Интернета вещей.
O. Molchanov, M. Orlova, A. Sergiyenko, P. Serhiienko. System of Feature Extraction for Video Pattern Recognition on FPGA // IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON). 2019. P. 1175-1178.
Аннотация - Предлагается система распознавания изображений в видеопотоке, например надписей, дорожных знаков. Она способна распознавать характерные точки в сложных условиях освещения благодаря обработке сигналов с высоким динамическим диапазоном (HDR). Извлечение признаков изображения основано на методе Retinex, который адаптирован к HDR-изображениям. Благодаря предложенному меоду, билатеральный фильтр заменяется на двумерный адаптивный фильтр, сохраняющий края изображения. С выходов фильтра снимается информация для извлечения характерных точек изображения. Экспериментальная HDR-видеокамера с функцией извлечения признаков построена на плате Lattice HDR-60.
A. Sergiyenko, A. Serhienko. VHDL Generation of Optimized IIR Filters // IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON). 2019. P. 1171-1174.
Аннотация - В этой работе предложен метод, который заключается в поиске целочисленных коэффициентов, формировании структуры фильтра и его моделировании. Использование языка VHDL на всех этапах разработки фильтра помогает ускорить процесс проектирования и улучшить оптимизацию фильтра. Примеры разработки рекурсивных фильтров без блоков умножения показали высокую эффективность метода.
Сергиенко А. М., Сергиенко А. А. Моделирование волновых процессов с помощью волновых фильтров. // 6-та міжнародна наукова конференція «Моделювання-2018», Київ, ІПМЕ. 2018/9, С.224–227.
Аннотация. Рассмотрено моделирование распространения ультразвука, заключающееся в представлении среды в виде системы волновых фильтров. Благодаря реализации многоканальных фильтров с программируемой задержкой, уменьшается погрешность моделирования дисперсионной распространения звука. Алгоритм при реализации в ПЛИС позволяет выполнять моделирование в реальном времени.
Сергиенко А. М., Молчанов А. А., Сергиенко П. А., Мозговой И. В. //6-та міжнародна наукова конференція «Моделювання-2018», Київ, ІПМЕ. 2018/9, С.221–223.
Аннотация. Предложена система динамической индикации для систем имитационного моделирования и управления на
основе распаковки GIF-файлов в реальном времени. Такая распаковка выполняется в аппаратном
декомпрессоре, реализованном в RISC-процессоре с системой команд, адаптированной к задачам
декомпрессии файлов и сконфигурированном в ПЛИС.
Изложил в своей статье Kevin Morris Недавно компания Intel объявила, что начала поставки новых ПЛИС серии Agilex. Ее конкурент фирма Xilinx поставила свои первые ПЛИС серии Versal ACAP еще в...
разъясняет Марк Джакобс, специалист фирмы Videantis http://www.videantis.com/can-programmable-processors-really-be-smaller-than-hardwired-logic.html Фирма Videantis распространяет свой процессор v-MP6000UDX для выполнения таких программ, как сверточная нейронная сеть (CNN), задачи компьютерного зрения и видеокодеки. Часто такие алгоритмы...
A. Sergiyenko, A. Serhienko, A. Simonenko. A Method for Synchronous Dataflow Retiming. //IEEE First Ukraine Conference on Electrical and Computer Engineering (UKRCON). – 2017. – P. 1015-1018. Abstract. A method...
A. Sergiyenko, M. R. Quasim. Modeling of the wave propagation in the solid bar. //Proceedings. 20-th Int. Conf. System Analysis and Information Technology, SAIT2018, May 21 – 24, 2018, Kyiv....