Основні розробки

Основні розробки, виконані в лабораторії Канєвського в різні роки.

2015-2016 р.

Прикладна тема:”Створення засобів проектування та розробка на їх основі високопродуктивних процесорів систем технічного зору”

Розроблена система технічного зору, яка виконує стиснення зображення з широким динамічним діапазоном (ШДД) до сигналу з динамічним діапазоном 48 дб без втрат чіткості як у світлих, так і темних місцях та без артефактів і має помірні апаратні витрати при реалізації в програмованих логічних інтегральних схемах (ПЛІС). Вибрано алгоритм Retinex стиснення ШДД-зображення на основі білатеральної функції локальної яскравості. Запропоновано спрощений алгоритм стиснення ШДД-зображення, який замість білатеральної функції використовує функцію аналізу локальних характеристик зображення.
Розроблено бібліотеку віртуальних модулів для створення систем технічного зору різної складності на базі ПЛІС. Модулі бібліотеки мають мінімізовані апаратні витрати, велику пропускну здатність та уніфікований інтерфейс. Вони розраховані на частоту слідування пікселів до 150 МГц при реалізації у ПЛІС фірми Lattice та удвічі більшу – у ПЛІС фірм Altera, Xilinx.
Запропоновано аналітичний метод синтезу конвеєрних обчислювачів на основі просторового графу синхронних потоків даних (ГСПД), який забезпечує синтез конвеєрних обчислювальних пристроїв з регламенто¬вано великою пропускною здатністю та мінімізованими апаратними витратами у ПЛІС. Показано його спрощення при проектуванні процесорів обробки відеозображень. Складність оптимі¬зації при використанні методу є значно нижчою ніж у інших методів завдяки великій кількості обмежень, які накладаються на ГСПД.
Розроблено ядро мікропроцесора RISC-ST2, яке орієнтоване на обробку послідовних потоків даних у ПЛІС. Воно займає невеликі апаратні витрати і виконує 100 млн. команд за секунду. Для нього розроблено програму асемблера. Ядро мікропроцесора призначене для керування модулями системи технічного зору та реалізації інтелектуальної обробки зображень. Воно спроможне розпаковувати та виводити зображення GIF-файлів зі швидкістю 5 мегапікселів за секунду.
Випробування системи технічного зору показали, що вона виконує стиснення динамічного діапазону ШДД-зображення з 120 дб до 48 дб з мінімальними втратами чіткості деталей як у темних, так і світлих місцях. Встановлено, що, завдяки використанню модернізованого алгоритму Retinex, покращується чіткість деталей, особливо на яскравих ділянках зображення.
Інформація – http://report.kpi.ua/uk/0115U002326
Опис розробки

2012-2014 р.

Фундаментальна тема:”Розробка теоретичних основ, методів та засобів проектування сучасних високопродуктивних комп’ютерних систем у середовищах Ґрід- та хмарних систем”

Розроблена нова архітектурна концепція організації паралельних обчислень у Ґрід-системах та хмарному середовищі з використанням програмованих логічних інтегральних схем (ПЛІС) як високопродуктивного гетерогенного обчислювального ресурсу з архітектурою програмованого операційного блоку з обробкою потоків даних, що дає змогу досягати оптимізованого відношення продуктивність-енергоспоживання та спростити програмування обчислювальних задач для цих систем. Розроблені нові підходи до диспетчеризації обчислювальних процесів у гетерогенних Ґрід-системах, які дозволяють оптимізувати завантаженість обчислювальних ресурсів, ефективно виконувати їх моніторинг. Розроблено новий метод есинхронізації графів синхронних потоків даних, який забезпечує проектування конвеєрних схем для реалізації в ПЛІС, що відрізняються мінімізованими апаратними витратами при оптимізованій продуктивності. На базі цього методу створено систему автоматизованого проектування (САПР) паралельних обчислювальних схем, що описані мовою VHDL і конфігуруються в ПЛІС, яка впроваджується як застосунок у хмарне середовище. Клієнтська частина експериментальної САПР розміщена на Web-браузері користувача, а серверна частина – на сервері HP Blade server C3000, який встановлено в НТУУ „КПІ“.
Розроблено генератори модулів ділення, добування квадратного кореня, рекурсивних цифрових фільтрів на базі онтології структур фільтрів та прикладної бази знань, які призначені для генерування віртуальних модулів для ПЛІС і впроваджуються у хмарному середовищі. Цифрові фільтри, що генеруються, мають мінімальні апаратні витрати та максимальну частоту дискретизації, яка досягає 400 МГц.
За допомогою САПР паралельних обчислювальних схем розроблено ряд віртуальних
обчислювальних модулів, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, процесори швидкого перетворення Фур’є, двовимірного дискретного косинусного перетворення, ядро мікропроцесора ARMv.3, ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек.
Інформація – http://report.kpi.ua/uk/0112U001585
Опис розробки

2009-2011 р.

Фундаментальна тема:”Створення архітектурної концепції та методів проектування мережевих процесорів з інтелектуальною обробкою даних.”

Обґрунтована методологія створення методів синтезу конвеєрних обчислювальних систем (ОС) через відображення просторового графу синхронних потоків даних (ГСПД) у структуру ОС та її розклад. Розроблені методи забезпечують при заданому періоді виконання алгоритму міні­мізацію тривалості тактового інтервалу, кількості процесорних елементів, їх регістрів, мультиплексо­рів, міжз’єднань, об’єму пам’яті а також енергоспоживання. Розроблено методи синтезу конвеєрних ОС для програмованих логічних інтегральних схем (ПЛІС), вклю­чаючи метод проектування з використанням мови VHDL, метод відображення періодичних алгоритмів з операторами керування, метод синтезу буферних схем. При цьому структурне рішення ОС описане мовою VHDL і представляє собою проект, який готовий до використання в ПЛІС або замовленій НВІС. Це рішення виходить минаючи побудову самої структури, завдяки чому її оптимізація виконується напрямлено й має меншу трудомісткість. Розроблено також метод ресинхронізації ГСПД, який є напрямленим та має меншу складність у порівнянні з традиційним методом. Рівень формалізації методів достатній для їх автоматичної реалізації.
Одержані методи перевірені при проектуванні ОС для цифрової обробки сигналів і вирішення задач лінійної алгебри, реалізовані в ПЛІС, пара­метри яких переважають або не гірше параметрів кращих зарубіжних зразків. Встановлено, що мережеві комп`ютери на основі конфігурованих комп`ютерів мають на порядок менше енергоспоживання при підвищеній швидкодії у порівнянні з мікропроцесорними системами і можуть бути запрограмовані завдяки застосуванню запропонованих методів. Запропоновано метод статичного планування у системі мережевих процесорів при обмеженнях на ресурси з мінімізуванням загального часу виконання, який завдяки обробці графу залежності по даних дає змогу знайти ефективний план за короткий термін.
Розроблено ряд віртуальних обчислювальних модулів конфігурованого мережевого процесора, таких як контролер локальної мережі Ethernet, декодер Ріда-Соломона, розпакувальник файлів у форматі GZIP. Розроблено ядро мікроконтролера і8051, яке має підвищену швидкодію до 100 млн. команд за сек. Розроблено і випробувано експериментальний зразок мережевого комп¢ютера на основі ПЛІС Xilinx XCV-4SX35.
Інформація – http://report.kpi.ua/uk/0109U002268
Опис розробки

2005 р.

Експериментальне ядро мікроконтролера АЯМ (ARM-подібне Ядро Мікропроцесора), що реалізує систему команд мікропроцесора ARM v.4 та не поступається йому по швидкості. Займає лише 2000 CLB slices в ПЛІС Xilinx.

2004 р.

Разом з ЦНДІ Навігації і управління розроблено цифрову частину приймача GPS-Glonass – сигналів на базі ПЛІС Xilinx, мікросхем Zarlinx і DSP-мікропроцесора ADSP29000.
Імітатор навігаційних сигналів Loran-C, Alpha, розроблений разом з ЦНДІ Навігації і управління, на базі ПЛІС Xilinx, який має в десятки разів менші габарити і вартість, ніж аналогічні прилади з тією ж точністю і функціональністю.

2001 р.

Генератор КІХ фільтрів на основі таблиць LUT, який перевищує аналогічний генератор фірми Xilinx як по швидкості, так і по мінімуму апаратних затрат фільтрів, що генеруються. Впроваджений у симуляторі Aldec ActiveHDL.

2000 р.

Ядро мікроконтролера i8051, кожна команда якого виконується за 2, 3 або 4 такти, завдяки чому швидкість збільшена в 7 разів у порівнянні з архітектурою оригінального мікроконтролера. Займає менше 900 CLB slices в ПЛІС Xilinx і допускає мінімізацію до 600 CLB slices при налагодженні.

1999 р.

Ядро мікроконтролера i8051, який за специфікацією співпадає з архітектурою оригінального мікроконтролера, призначене для реализації в ПЛІС. Займає менше 900 CLB slices в ПЛІС Xilinx.

1994 р.

Вимірювач сигналів регулювання швидкості в рельсових мережах. Впроваджений в 1995 р. в Київському, Харківському і Московському метрополітенах. Його використання помітно прискорило строк здачі Дніпропетровського метрополітену. Це був перший портативний, автоматичний, цифровий, багатоканальний вимірювальний прилад для залізничного транспорту в СНД, в якому були реалізовані алгоритми спектральної обробки сигналів. Основа вимірювача – мікроконтролер і8051.
ОС для обробки сигналів, разроблена разом з американською венчурною фірмою VCS, складалась з 4 мікропроцесорів DSP96001 фірми Motorola, разміщених на платі. Пікова продуктивність ОС – 240 Мфлопс. Напрацьовано досвід налагодження систем з тактовою частотою 40 МГц, програмування паралельних систем на мові асемблера цього мікропроцесора, а також програмування CPLD фірми Lattice.

1990 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту. Найближчий аналог – аналізатор спектра НР3561 фірми Hewlett-Packard. ОС складалась з 2-х плат: плати процесора ШПФ і плати фільтра-дециматора, які підключаються до шини Multibus. ОС була побудована на 4-х сигнальних мікропроцесорах TMS320C10. Частота дискретизації вхідного сигналу -102,4 кГц. Динамічний діапазон – 80 дб.

1988 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту для модернізації обчислювальних анализаторів спектра СК4-91,…,СК4-94, які випускались серійно на Московському заводі радіовимірювальної апаратури МПЗЗ. ОС складалась із процесора ШПФ і векторного процесора з плаваючою комою. Елементна база – AMD29500. Обчислення ШПФ для 1024 дійсних точок – за 1 мс. Нові винахідники отримали знак «Винахідник СРСР» за впровадження в цей аналізатор свого винаходу.

1987 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту. Обчислення ШПФ для 1024 дійсних точок – за 50 мс. ОС складалась із сигнального мікропроцесора TMS32010 і сопроцесора на серії 1804. Сопроцесор був необхідним для організації обмінів даними між мікропроцесором, блоком пам’яті і АЦП, завдяки чому збільшена продуктивність ОС больш ніж вдвічі. Для розробки програм для TMS32010 були розроблені оригінальні крос-асемблер і симулятор.
Крос-асемблер, симулятор і апаратний емулятор сигнального мікропроцесора uPD7720. Призначені для автоматизації розробки програмного забезпечення мікропроцесора uPD7720, який в 80-і роки поступав на оснащення промисловості засобів зв’язку.

1985 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту. Впроваджена в 1988 р. в ряді обчислювальних аналізаторів спектра СК4-91,…,СК4-94, які випускались серійно на Московському заводі радіовимірювальної апаратури МПЗЗ. ОС складалась із швидкісних блоків багатоканального цифрового фільтра і процесора ШПФ. Обчислення ШПФ для 1024 дійсних точок – за 4,5 мс. Апаратні витрати процесора обробки сигналів – 200 мікросхем. Найближчий аналог – аналізатор спектра НР3562 фірми Hewlett-Packard – програвав по швидкості обчислення і накопичення спектрів.
Чотириканальний цифровий фільтр-дециматор. Розроблений для Краснодарського заводу вимірювальних приладів. Частота дискретизації вхідних даних по 4 каналах – 100 кГц. Порядок кожної ланки КІХ фільтра – 23. Рівень заглушення – 60 дб. Ширина смуги пропускання = (частота дискретизації)/6 . Фільтр призначений для використання у анализаторі спектра, який розроблявся на Краснодарському ЗВП .

1984 р.

Чотириканальний цифровий фільтр-дециматор. Розроблений для Горьківського науково-дослідного приладобудівного інституту. Частота дискретизації вхідних даних по 4 каналах – 256 кГц. Порядок кожної ланки КІХ фільтра – 53. Рівень заглушення – 80 дб. Ширина смуги пропускання = (частота дискретизації)/5.12 . Фільтр знижував частоту дискретизаціїї сигналу по октавам аж до 1,5 Гц і давав змогу разом з процесором ШПФ виконувати спектральний аналіз з дуже високою роздільною здатністю.
Це є модернизація розробленого раніше фільтра, яка реалізувала помножувач на мікросхемі 1518ВЖ1.
Емулятор ПЗП. Призначений для розробки і налагодження мікропрограм мікропроцесорів на базі серії 1804. Об’єм пам’яті – 10х1024 байт. Затримка зчитування – 70 нс. Завантаження вхідниых даних – з перфострічки, з клавіатури або з енергонезалежного ОЗП.

1983 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту. Обчислення ШПФ для 1024 дійсних точок – за 80 мс. Обчислював також взаємну кореляційну функцію, усереднення, модуль і фазу сигналів і т.і.. Апаратні витрати – 270 мікросхем. На макеті ОС відпрацьовувалась технологія проектування спецпроцесорів цифрової обробки сигналів з мікропрограмним керуванням на базі серій К589, К1802 і К1804. Тактова частота – 8 МГц. Комплексне множення виконувалось за схемою з розподіленою арифметикою.
Процесор двомірного преретворення Фур’є. Розроблений для Горьківського науково-дослідного приладобудівного інституту. Час обчислення двомірного ШПФ 64х64 – 6,2 мс, час обчислення двомірної фільтрації 64х64 – 14,5 мс.
Чотириканальний цифровий фільтр-дециматор. Розроблений для Горьківського науково-дослідного приладобудівного інституту. Частота дискретизації вхідних даних по 4 каналах – 256 кГц. Порядок кожної ланки КІХ фільтра – 53. Рівень заглушення – 80 дб. Ширина смуги пропускання = (частота дискретизації)/5.12 . Фільтр знижував частоту дискретизації сигналу по октавам аж до 1,5 Гц і дозволяв разом з процесором ШПФ виконувати спектральний аналіз з дуже високою роздільною здатністю.
Висока продуктивність фільтра досягнута завдяки використанню схеми множення на коефіцієнти на базі ПЗП К155РТ4. Аналогічна схема використовується зараз в фільтрах на ПЛІС. Організація богатокаскадної схеми фільтрації заснована на принципі керування потоками даних.

1982 р.

Цифровий генератор синусоїдальних сигналів. Призначений для налагодження та випробування підчас розробки процесорів цифрової обробки сигналів. Принцип дії – заповнення таблиці, побудованої на швидкісному ОЗП, відліками синусоїди з заданою амплітудою і зчитування з таблиці по лічільнику з інкрементом, що дорівнює заданій частоті. Частота дискретизації – до 10 МГц. Є вихід ЦАП.

1981 р.

ОС аналізатора спектра. Розроблена для Горьківського науково-дослідного приладобудівного інституту. Час обчислення ШПФ для 2048 дійсних точок – 2,6 мс. Обчислював також взаємну кореляційну функцію, усереднення, модуль і фазу сигналів і т.і. за алгоритмом Волдера. Апаратні витрати – 1900 мс.
Був успішно прийнятий Держкомісією, до складу якої входили більше десяти відповідальних співробітників різних установ .

1980 р.

ШПФ-процесор для реалізації 64-канальної фільтрації. Спільна розробка з КБ “Шторм”. Обчислення ШПФ для 256 дійсних точок всього за 320 мкс. – рекордний час для СРСР у тому році. Апаратні витрати – 2000 мс. серії К155 і пам’яті серії К505, потужність – 400 ВА.
Пройшов успішні богаторічні випробування на Камчатці.

1979 р.

Сейсмічний обчислювач СВ-1. Впроваджений у НВО “Укргеофізика”. Це 4-процесорна обчислювальна система ( сопроцесор для ЕОМ ЄС-1060 ), в якій вперше в СРСР була організована систолічна обробка данних з сумарною продуктивністю 8 млн. операцій за секунду.
Реально працював по 24 години на добу і давав конкретний економічний ефект, за що його автори отримали знаки “Винахідник СРСР”.