VHDL – хобі

Зміст

Наступна

VHDL – хобі

У дитинстві я часто паяв. Точніше – перепаював. Детальок було мало. Щоб спаяти нову схему, треба було розпаяти стару. Знову спаяна схема звичайно відразу не працювала через погану пайку й помилки у монтажі.

В інституті я напаявся досхочу, збираючи спецпроцесори із сотень і тисяч мікросхем. Проблема залишалася та сама – доведення схеми до ладу шляхом частих перепайок. З’явилися мікропроцесори, що вбудовуються. Це викликало легке почуття приниження, від того, що якийсь там американець насильно нав’язує мені свою думку в придуманій ним системі команд мікропроцесора. Знайомство з реалізацією мови Сі викликало асоціацію з машиною Ть’юрінга, у якій обчислення виконуються за рахунок міліоннократного повторення одних і тих самих команд.

Як тільки я познайомився з мовою VHDL і ПЛІСами, я зрозумів, що це саме те, чого мені з дитинства не вистачало. Було зроблено кілька проектів, прийшов досвід. Але інтерес до мови все зростав. Інтерес штовхав жонглювати операторами мови при реалізації різних штучок, не потрібних у роботі, але оригінальних у виконанні і ефектних у функціонуванні. VHDL і ПЛІС – це як пензлі і мольберт для художника. VHDL став моїм хобі. Добре, коли робота – хобі, а хобі – робота.

Інформація про VHDL і ПЛІС займає гідне місце в інтернеті. Це:

  • конференція comp.arch.fpga,
  • конференція comp.lang.vhdl,
  • конференція http://server.vhdl.org/viuf/
  • журнал VHDL Times On-Line: http://vhdl.org/vhdl_intl/vltimes/
  • журнал Programmable Logic News & Views: http://www.plnv.com/
  • http://www.vhdl-online.de
  • http://www.stefanVHDL.com
  • http://www.opencores.org
  • http://www.free-ip.com
  • http://www.aldec.com.ua

і за багатьма іншими адресами.

Я думаю, на світі є багато аматорів, котрі, як і я, одержують задоволення від проектування й випробування різних схем, а не тільки від їхнього застосування або зарплати за їхню розробку. Тоді, може, їхнім хобі теж буде (або вже є) VHDL. Тому для них і багатьох інших відкрита

Facebook-спільнота “Интересуюсь VHDL”.

Там розглядаються такі теми, як:

  • основи мови VHDL,
  • архітектура ПЛІС,
  • корисні приклади проектів на VHDL,
  • безкоштовні обчислювальні заготовки на VHDL,
  • алгоритми й пристрої для цифрової обробки сигналів під ПЛІС,
  • способи проектування дієвих і ефективних пристроїв на ПЛІС,
  • обмін досвідом,
  • основи проектування систем на кристалі,
  • нові області застосування VHDL і ПЛІС,
  • що нового на ринку VHDL і ПЛІС
    і т.п.

Всі охочі запрошуються для співробітництва.

Анатолій Сергієнко
E-mail: aser@comsys.kpi.ua