VHDL лабораторія.
Проектування ПЛІС. Застосування VHDL. Навчання програмуванню на VHDL.












english

русский

українська













останні новини:
16 вересня 2016 p.
Початкове встановлення в ПЛІС та НВІС.
    Далі...
(http://www.edn.com/electronics-blogs/day-in-the-life-of-a-chip-designer/4442638/Resets-in-FPGA---ASIC-control-and-data-paths ).


3 серпня 2016 p.
Стилі написання програм на VHDL
    Далі...
(http://www.electronics-eetimes.com/sites/default/files/documents/whitepapers/1-edn-pdfarticles/download-pdf-1606-feat-e2v.pdf ).




"Интересуюсь VHDL"
запрошуємо на сторінку в facebook, яку веде
Сергієнко Анатолій Михайлович













Rambler's Top100

Admin. Tatyana Lesyk
E-mail: lesyk@comsys.ntu-kpi.kiev.ua
Icons made by Madebyoliver from www.flaticon.com is licensed by CC 3.0 BY
Kanyevsky's VHDL laboratory. 2009
Copyright ©  All rights reserved.