Список научных трудов

К Н И Г И

  1. Sergiyenko A. M., Korneychuk V. I. Computer Networks Engineering. -К.: -«Корнейчук».-2007.-80 с. (Компьютерна схемотехніка, навчальний посібник англійською мовою)
  2. Сергиенко А. М.,Kорнейчук В. И. Микропроцессорные устройства на программируемых логических ИС.-К.: -«Корнейчук».-2005.-108с. ISBN 966-7992-23-3. http://kanyevsky.kpi.ua/ru/%D0%B4%D0%BB%D1%8F-%D1%81%D1%82%D1%83%D0%B4%D0%B5%D0%BD%D1%82%D0%BE%D0%B2-ru/%D1%83%D1%87%D0%B5%D0%B1%D0%BD%D0%B8%D0%BA%D0%B8//
  3. Сергиенко А. М. VHDL для проектирования вычислительных устройств.-К.: -«ДиаСофт».-2003.-210 с. ISBN 966-7599-32-9, ISBN 966-7992-23-3.
  4. Каневский Ю. С. Компьютерная арифметика. Киев:-ДиаСофт.-1994,-234 с. http://kanyevsky.kpi.ua/ru/%D0%B4%D0%BB%D1%8F-%D1%81%D1%82%D1%83%D0%B4%D0%B5%D0%BD%D1%82%D0%BE%D0%B2-ru/%D1%83%D1%87%D0%B5%D0%B1%D0%BD%D0%B8%D0%BA%D0%B8/
  5. Kanevski Ju. S. Systolic structures. Kiev:- Technika,-1992,-276pp. (in russian).
  6. Каневский Ю. С. Систолические процессоры.-Киев: ТЕХНІКА,-1991,-173с.
  7. Арифметика, принципы организации, формализованное проектирование и диагностика вычислительних структур и устройств/ В. П. Тарасенко, Н. В. Черкасский, Ю. С. Каневский и др.-Киев: Вища шк.,-1989.-с. 115-170.
  8. Тарасенко В. П., Каневский Ю. С., Черкасский В., Завадский В. П. Арифметические основы, организация, диагностика и проектирование вычислительных блоков и структур. Киев: Вища школа. 1989. 343 с.

С Т А Т Ь И   И   Д О К Л А Д Ы
Статьи и доклады сотрудников лаборатории Каневского Д О 2000 года — http://kanyevsky.kpi.ua/%d0%bf%d1%80%d0%be-%d0%bd%d0%b0%d1%81/%d1%81%d0%bf%d0%b8%d1%81%d0%be%d0%ba-%d0%bd%d0%b0%d1%83%d0%ba%d0%be%d0%b2%d0%b8%d1%85-%d0%bf%d1%80%d0%b0%d1%86%d1%8c/%d1%81%d0%bf%d0%b8%d1%81%d0%be%d0%ba-%d0%bd%d0%b0%d1%83%d0%ba%d0%be%d0%b2%d0%b8%d1%85-%d0%bf%d1%80%d0%b0%d1%86%d1%8c/

После 2000 г.

  1. А.М.Сергієнко, М. Р. Касім. Апаратне моделювання поширення ультразвукових хвиль у твердому тілі. //Праці міжнародної конференції «Безпека, Відмовостійкість, Інтелект», 10-11 травня 2018. — С. 66—69.
    Aнотація.Розглянуто удосконалений хвилевий алгоритм моделювання поширення ультразвуку, який полягає у представленні середовища у вигляді системи хвилевих фільтрів та відрізняється тим, що завдяки реалізації багатоканальних фільтрів з програмованою затримкою, зменшується похибка моделювання дисперсійного поширення звуку. Алгоритм при реалізації у ПЛІС дає змогу виконувати моделювання у реальному часі.
    Ключові слова: ПЛІС, дисперсія звуку, хвилевий фільтр.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  2. А. М. Серієнко, Х. М. Джамал, П. А. Сергієнко. Алгоритм і структура модуля для обчислення квадратного кореня у ПЛІС. //Праці міжнародної конференції «Безпека, Відмовостійкість, Інтелект», 10-11 травня 2018. — С. 74—77.
    Анотація.Розглядається розробка апаратних пристроїв для обчислення функції квадратного кореня за ітераційним алгоритмом. Запропонований алгоритм дає змогу прискорити обчислення функції квадратного кореня та зменшити апаратні витрати за рахунок обчислення кількох ітерацій табличним методом. Запропонований алгоритм розрахований на реалізацію у програмованих логічних інтегральних схемах.
    Ключові слова: ПЛІС, квадратний корінь, конвеєр.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  3. А. M. Сергієнко, С. Х. Кадір, А. А. Сергієнко. Фільтри зі скінченною характеристикою з мінімізованими апаратними витратами. //Праці міжнародної конференції «Безпека, Відмовостійкість, Інтелект», 10-11 травня 2018. — С. 70 — 73.
    Анотація.Розглядається розробка паралельних нерекурсивних фільтрів, які реалізуються в програмованих логічних інтегральних схемах. Новий метод полягає в тому, що блоки множення на коефіцієнти, які мають невелику амплітуду, заміняються на блоки постійної пам’яті, які зберігають кратні значення цих коефіцієнтів. За рахунок цього зменшуються апаратні витрати на реалізацію фільтра та збільшується його пропускна спроможність.
    Ключові слова: ПЛІС, нерекурсивний фільтр, конвеєр.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  4. А. М. Сергієнко, В. О. Романкевич, А. А.Сергієнко. Генетичне програмування опису конвеєра даних мовою VHDL. //10 наукова конференція магістрантів та аспірантів «Прикладна математика та комп’ютинг», ПМК-2018. Київ, КПІ ім. І. Сікорського. 21-23 бер. 2018 р.- 2018. – С. 153-157.
    Анотація. Розглянута задача складання розкладу для однорідного графа синхронних потоків даних (ГСПД). Запропоновано метод складання розкладу для ГСПД, оснований на перетворенні однорідного ГСПД у просторовий ГСПД. Вершини просторового ГСПД мають координати простору та номера процесорного такту, де і коли відповідний оператор обчислюється. Для пошуку оптимального відображення просторового ГСПД у структуру запропоновано генетичний алгоритм, який приймає матрицю координат вершин як хромосому.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  5. Ю. М. Зорін, А. М. Сергієнко, П. А. Сергієнко. Пошук характерних ознак у зображенні з широким динамічним діапазоном. //10 наукова конференція магістрантів та аспірантів «Прикладна математика та комп’ютинг», ПМК-2018. Київ, КПІ ім. І. Сікорського. 21-23 бер. 2018 р.- 2018. – С. 65-69.
    Анотація. В тезах розглянуті деякі проблеми розробки систем розпізнавання образів для зображень з широким діапазоном (high dynamic range, HDR). Запропоновано модифікацію методу Retinex для стиснення HDR-зображень, у якій білатеральний фільтр замінено на адаптивний. В цьому фільтрі виходи детектора видають інформацію про локальні характерні особливості зображення, і це може допомогти виконати ефективне розпізнавання образу. На базі плати Lattice HDR-60 побудовано експериментальну HDR-відеокамеру з функцією виділення характерних ознак у зображенні.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  6. Ju.N. Vinogradov, A. Sergiyenko, S.H. Quadir. Minimized FIR Filter Design Implemented in FPGA. //Proceedings. 20-th Int. Conf. System Analysis and Information Technology, SAIT2018, May 21 – 24, 2018, Kyiv. –P.165-166.
    Abstract. The development of the parallel finite impulse response filters for the FPGA implementation is considered. A new method consists in substituting the multipliers to the small coefficients to the ROMs which store the multiplied values of these coefficients. At these costs, the filter hardware volume is minimized and its throughput is increased.
    — Текст PDF (eng.)
    — ⇓Загрузить PDF (eng.)
  7. A. Sergiyenko, M. J. Hasan, P. A. Serhienko. Square root calculations in FPGA. //Proceedings. 20-th Int. Conf. System Analysis and Information Technology, SAIT2018, May 21 – 24, 2018, Kyiv.– P.163-164
    Abstract. An algorithm and a structure of the square root calculator are improved, so this function is calculated in FPGA three times faster with low hardware costs.
    — Текст PDF (eng.)
    — ⇓Загрузить PDF (eng.)
  8. A. Sergiyenko, P. Serhienko, Ju. Zorin. High Dynamic Range Video Camera with Elements of the Pattern Recognition. //IEEE 38th International Conference on Electronics and Nanotechnology (ELNANO), Kyiv, April 2018. 2018. –P.435-438.
    Abstract. The issues of development of the system for the high dynamic range (HDR) image processing are considered. The HDR images are often used in the medical image processing and pattern recognition. The modified Retinex method for the HDR image compression is proposed, in which the bilateral filter is substituted by the adaptive filter. This edge-preserving filter is based on the Harris-Laplace detectors, and on the Gauss filter with the regulated kernel. The detector outputs give the information about the local properties of the image and can help to perform the effective pattern recognition. The experimental HDR video camera is built on the base of the Lattice HDR-60 board.
    Keywords — HDR; FPGA; Retinex; Bilateral Filter; Feature Extraction.
    — Текст PDF (eng.)
    — ⇓Загрузить PDF (eng.)
  9. A. Sergiyenko, M. R. Quasim. Modeling of the wave propagation in the solid bar. //Proceedings. 20-th Int. Conf. System Analysis and Information Technology, SAIT2018, May 21 – 24, 2018, Kyiv. –P.203-204
    Abstract. The ultrasound propagation wave modeling algorithm is proposed, which consists in representing the medium in the form of a system of the wave digital filters and differs in that due to the implementation of the multichannel filters with the programmable delays, resulting the decrease of the simulation error of the sound propagation dispersion.
    — Текст PDF (eng.)
    — ⇓Загрузить PDF (eng.)
  10. A. Sergiyenko, A. Serhienko, A. Simonenko. A Method for Synchronous Dataflow Retiming. //IEEE First Ukraine Conference on Electrical and Computer Engineering (UKRCON). – 2017. – P. 1015-1018.
    Abstract. A method of retiming the spatial synchronous dataflow graph (SDF) is proposed, which is based on the SDF representation in the multidimensional space. The dimensions of this space are spatial coordinate of the processing unit, coordinate of the operator firing and operator type. At the first stage of the datapath synthesis, the operator nodes are placed in the space according to a set of rules providing the minimum hardware volume and minimum clock period. At the second stage of the synthesis this spatial SDF is balanced and optimized providing the minimum register and multiplexor number in the resulting datapath. The resulting spatial SDF is described by VHDL language and is modeled and compiled using CAD tools.
    Keywords—retiming; SDF, scheduling, pipelining, folding, datapath, FPGA, DSP
    — https://ieeexplore.ieee.org/document/8100404/
    — Текст PDF (eng.)
    — ⇓Загрузить PDF (eng.)
  11. А. М. Сергієнко, О. Молчанов. Мікроконтролер з системою команд, що розширюється. //IV Міжнародна науково-практична конференція Summer InfoCom Advanced Solutions 2017. – С. 58–60.
    Анотація.Запропонована архітектура восьмирозрядного стекового процесора SM8, який призначений для реалізації у програмованих логічних інтегральних схемах (ПЛІС). Мікроконтролер з цією архітектурою має невеликі апаратні витрати, скорочений об’єм програмного забезпечення а також можливість додавати користувачем до сотні нових команд до його системи команд.
    Ключові слова: стековий процесор, Forth, ПЛІС, VHDL.
    — http://iconfs.net/uploads/infocom2017/mikrokontroler-z-sistemoyu-komand-shcho-rozshiryuetsya.pdf
  12. А. Сергієнко, М. Орлова, О. Молчанов. Мікроконтролер для керування послідовними портами вводу-виводу. //Winter InfoCom Advanced Solutions — 2017, V Міжнародна Науково-Практична Конф. Київ, Україна, 1-2 Грудня 2017
    Анотація. Запропонована архітектура мікроконтролера для керування послідовними портами вводу-виводу на основі стекового процесора SM8, яка призначена для реалізації у програмованих логічних інтегральних схемах. Мікроконтролер з цією архітектурою має невеликі апаратні витрати, скорочений об’єм програмного забезпечення а також систему команд, яка адаптована до задачі, що вирішується.
    Ключові слова: стековий процесор, Forth, ПЛІС, VHDL.
     — http://iconfs.net/uploads/w.infocom2017/sergienkopdf.pdf
  13. Сергієнко А.М., Сергієнко П.А. Багатопроцесорна система на ПЛІС. -УДК 004.383// Зб. тез, доповідей VIII наук. конф. магістрантів та аспірантів «Прикладна математика та комп’ютинг», ПМК-2016. – К.: Вид. НТУУ «КПІ» ВПІ ВПК «Політехніка». — 2016. – С. 124-127
    Анотація. У роботі пропонується будувати багатопроцесорну систему в ПЛІС, що реалізує модель синхронних потоків даних, завдяки чому зменшуються апаратні витрати та збільшується швидкодія. Розроблений RISC-процесор має стати процесорним елементом такої системи.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  14. Сергієнко А. М., Сергієнко П.А., Лепеха В.Л. Ядро 16-розрядного RISC –процесора. //Матеріали наукової конференції студентів, магістрантів та аспірантів «Інформатика та обчислювальна техніка – ІОТ-2016» 25 – 27 квітня 2016 року -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. − С. 118-120.
    — http://fiot.kpi.ua/wp-content/uploads/2016/06/IOT-2016-OT.pdf
    Анотація. Розглянута розробка шістнадцятирозрядного ядра RISC-процесора, реалізованого в ПЛІС, яке має високу швидкодію та невеликі апаратні витрати. Система команд ядра адаптована для виконання алгоритмів компресії та керування.
    Ключові слова: ПЛІС, RISC, LISA, хеш-функція.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  15. Сергієнко А.М., Сергієнко А.А. Бібліотека модулів для швидкого перетворення Фур’є. //Матеріали наукової конференції студентів, магістрантів та аспірантів «Інформатика та обчислювальна техніка – ІОТ-2016» 25 – 27 квітня 2016 року -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. − С. 114-118.
    — http://fiot.kpi.ua/wp-content/uploads/2016/06/IOT-2016-OT.pdf
    Анотація. Розглянуто набір модулів для r-точкового швидкого перетворення Фурʼє (ШПФ) за алгоритмом Вінограда. Модулі розроблені методом відображення просторового графу синхронних потоків даних у апаратуру, який забезпечує мінімізовані апаратні витрати за рахунок зменшення пропускної здатності у r разів. Модулі призначені для побудови швидкісних конвеєрних процесорів ШПФ на базі ПЛІС.
    Ключові слова: алгоритм Вінограда, швидке перетворення Фурʼє, ПЛІС.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  16. Сергієнко А. М., Сергієнко А. А. Реалізація конвеєрних процесорів швидкого перетворення Фур’є у ПЛІС. -УДК 004.383 //8-а наук. конф. магістрантів та аспірантів “Прикладна математика та комп’ютинг”. – 20-22 квітня 2016. −Київ: НТУУ “КПІ”, Просвіта. —2016. —С. 128 –131.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  17. Serhienko A. Modules for Pipelined Mixed Radix FFT Processors. //International Journal of Reconfigurable Computing. — 2016. — P. 1-7.
    Abstract.A set of soft IP cores for the Winograd r-point fast Fourier transform (FFT) is considered. The cores are designed by the method of spatial SDF mapping into the hardware, which provides the minimized hardware volume at the cost of slowdown of the algorithm by r times. Their clock frequency is equal to the data sampling frequency. The cores are intended for the high-speed pipelined FFT processors, which are implemented in FPGA.
    — https://www.hindawi.com/journals/ijrc/2016/3561317/
  18. Сергієнко А. М., Сергієнко А.А. Методика проектування цифрових фільтрів з застосуванням VHDL. //Праці 3 міжнародної конференції InfoCom’2016, 1 – 2 грудня 2016 р. -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. -С. 56-57.
    Анотація.Запропонована методика проектування цифрових фільтрів, що складається з етапів цілочисельної оптимізації коефіцієнтів фільтру, формування його структури та її моделювання. Використання мови VHDL на усіх етапах проектування дає змогу пришвидшити проектування та покращити характеристики фільтрів. Ефективність методики показана на прикладах проектування рекурсивних фільтрів без блоків множення.
    Кючові слова: VHDL, ПЛІС IIR filter, allpass filter, web-application
    Abstract.A methodis proposed, which consists in integer searching for the filter coefficients, forming the filter structure and modeling it. The use of the VHDL language in all the steps of the filter design helps to speed-up and improve the filter optimization. Examples of the multiplier-less IIR filter design shows the method effectiveness.
    Keywords: VHDL, FPGA, IIR filter, allpass filter, web-application
    — https://iconfs.net/w.infocom2016/metodyka-proektuvannya-tsyfrovykh-filtriv-z-zastosuvannyam-vhdl
  19. Сергієнко А. М., Лепеха В. Л., Сімоненко А. В. Стиснення зображень з широким динамічним діапазоном у реальному часі. //Праці 3 міжнародної конференції InfoCom’2016, 1 – 2 грудня 2016 р. -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. -С. 54-55.
    Анотація.Розглянуто питання побудови системи обробки зображень з широким динамічним діапазоном (HDR). Запропоновано модифікацію алгоритму стиснення HDR-зображення на основі методу Retinex, яка полягає в заміні білатерального фільтра на адаптивний фільтр, що зберігає краї зображення на основі детектора Гарріса-Лапласа і бібліотеки фільтрів Гауса.
    Ключові слова: динамічний діапазон, обробка зображення, ПЛІС, білатеральний фільтр.
    Abstract.The development issues of the system for the high dynamic range (HDR) image processing are considered. The modified HDR image compression Retinex method is proposed, in which the bilateral filter is substituted by the adaptive filter. This edge preserving filter is based on the Harris-Laplace detector, and on a set of Gauss filters.
    Keywords: HDR, FPGA, Retinex, Bilateral Filter
    — https://iconfs.net/w.infocom2016/stysnennya-zobrazhen-z-shyrokym-dynamichnym-diapazonom-u-realnomu-chasi
  20. Сергієнко А. М., Клименко І. А.,Сергієнко П. А. Реконфігурована багатопроцесорна обчислювальна система на ПЛІС // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.64. –2016. –с.47-51
    — http://it-visnyk.kpi.ua/wp-content/uploads/2016/12/%D0%92%D1%8B%D0%BF%D1%83%D1%81%D0%BA-64.pdf
  21. Maslennikowa N., Sergiyenko A. Tunable Infinite Impulse Responce Filters in FPGA. //Zeszyty Naukowe Wydziału Elektroniki i Informatyki. -Poland: Wyd. Uczelniane Politechniki Koszalińskiej. -2016. -No.9. -P. 43-50.
    Abstract.Features of the dynamically tuned IIR filters, which are configured in FPGA, are considered. The filters utilize the frequency masking properties of the all-pass digital filters, which have the delay factors z-k. The mapping of the filter algorithm is implemented using pipelining and retiming techniques, based on the spatial synchronous dataflow graph, which provides the small hardware volume, and high clock frequency. The smooth stopband frequency tuning is provided by the built-in coefficient calculator.
    Słowa kluczowe: IIR   FPGA   allpass filter   structure synthesis 
     — http://yadda.icm.edu.pl/yadda/element/bwmeta1.element.baztech-432ee24e-19ff-4b2e-9461-55cade28b4ce/c/ZNWEiI-nr9-2.pdf
  22. Сергієнко, А. М., Сімоненко В.П. Апаратура обробки радіолокаційної інформації на базі ПЛІС. //Праці науково-практичної конференції на тему: «Інтелектуальний потенціал – фундамент майбутнього України та Збройних сил», 17.11.2016 р.
    Анотація.Пропонуються методи та модулі, з використанням яких апаратура сучасної РЛС для виявлення цілі, її локалізаціі та обчислення швидкості, фільтрації завад вміщується в одну мікросхему ПЛІС.
  23. Сергієнко А. М., Симоненко В.П., Симоненко А.В.. Динамическое распределение работ по ресурсам в неоднородной системе с ограничениями реального времени. //Системні дослідження та інформаційні технології. -2016. -№ 3. -С. 61-68.
    Аннотация.Предложен метод динамического распределения работ в неоднородной вычислительной системе в реальном времени. Основой метода является предварительная подготовка исходной информации с учетом ограничений на продолжительность планирования, сложности выполняемых работ, а также индивидуальных характеристик ресурсов, таких как производительность, емкость памяти, наличие загруженных исходных данных и математического обеспечения. Алгоритм такой подготовки состоит в формировании матрицы запасов времени выполнения работ на ресурсах и в последовательности преобразований этой матрицы в матрицу стоимостей с применением матрицы проверки конфликтности назначений. После подготовки информации задача планирования решается венгерским алгоритмом поиска максимального паросочетания в графе.
    Ключевые слова: расписание, двудольный граф, венгерский алгоритм, планировщик.     — http://journal.iasa.kpi.ua/article/view/85409/81088
  24. Сергиенко А. М., Симоненко В.П., Симоненко А.В. Улучшенный алгоритм назначения для планировщиков заданий в неоднородных распределенных вычислительных системах. //Системні дослідження та інформаційні технології. -2016. -№2. -С. 20-35.
    Анотація.Запропоновано метод динамічного розподілу робіт у неоднорідній обчислювальній системі в реальному часі. Основою методу є попередня підготовка вихідної інформації з урахуванням тривалості планування, складності виконуваних робіт, а також індивідуальних характеристик ресурсів, таких як продуктивність, ємність пам’яті, наявність завантажених математичного забезпечення та початкових даних. Алгоритм такої підготовки полягає у формуванні матриці запасів часу виконання робіт на ресурсах і в послідовності перетворень цієї матриці у матрицю вартостей із застосуванням матриці перевірки конфліктності призначень. Після підготовки інформації завдання планування вирішується угорським алгоритмом пошуку максимального паросполучення у графі.
    Ключові слова: розклад; дводольний граф; угорський алгоритм; планувальник; schedule; bipartite matching graph; Hungarian algorithm; task scheduler
    —http://journal.iasa.kpi.ua/article/view/85409/81088
  25. Сергієнко А. М., Сімоненко В.П. Складання розкладу для графів синхронних потоків даних. //Системні дослідження та інформаційні технології. -2016. -№1. -С. 51-62.
    Анотація.Розглянуто задачу складання розкладу для алгоритму, який заданий графом синхронних потоків даних (ГСПД). Запропоновано метод складання періодичного розкладу ГСПД з періодом L тактів, оснований на перетворенні його у просторовий ГСПД, вершини якого мають координати місця та моменту виконання відповідних операторів алгоритму. На координати просторового ГСПД накладено обмеження: оператори, які виконуються в одному процесорному елементі, не повинні мати однакові такти свого виконання, які взято за модулем L. Завдяки цьому ГСПД відображається у спеціалізований обчислювач, який виконує алгоритм у конвеєрному режимі з оптимізованою завантаженністю ресурсів. Показано алгоритм пошуку субоптимального розкладу на основі просторового ГСПД.
    — http://journal.iasa.kpi.ua/article/view/55480/60825
  26. Сергієнко П. А., Сергієнко А. М., Сімоненко А. В. Ядро RISC-процесора для реалізації у ПЛІС. //InfoCom 2015 : Матеріали I Міжнародної конференції Infocom Advanced Solution 2015 присвяченої 70-річчю кафедри автоматики та управління в технічних системах НТУУ “КПІ” 24-25 листопада 2015 року − К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2015. − С. 54-56.
    — http://acts.kpi.ua/app/uploads/2015/11/%D0%9C%D0%B0%D1%82%D0%B5%D1%80%D1%96%D0%B0%D0%BB%D0%B8-InfoCom.pdf
    Анотація. У доповіді показано проектування 16-розрядного мікропроцесора RISC-ST2, система команд якого орієнтована на виконання алгоритмів компресії та керування та може бути швидко налаштована вручну.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  27. Сергієнко А. М., Сергієнко А. А. Набір модулів для швидкого перетворення Фур’є. //InfoCom 2015 : Матеріали I Міжнародної конференції Infocom Advanced Solution 2015 присвяченої 70-річчю кафедри автоматики та управління в технічних системах НТУУ “КПІ” 24-25 листопада 2015 року − К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2015. − С. 52-54.
    — http://acts.kpi.ua/app/uploads/2015/11/%D0%9C%D0%B0%D1%82%D0%B5%D1%80%D1%96%D0%B0%D0%BB%D0%B8-InfoCom.pdf
    Анотація. Розглянуто набір модулів для малоточкового швидкого перетворення Фур’є (ШПФ) по алгоритму Винограда. У доповіді розглядається проектування конвеєрних модулів ШПФ, які використовуються у процесорах ШПФ за взаємно-простими основами, що
    конфігуруються в ПЛІС.
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  28. Сергієнко А.М., Сергієнко П.А. Реалізація функції квадратного кореня у ПЛІС // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.60. –2014. –с.114-119
    — http://it-visnyk.kpi.ua/wp-content/uploads/2015/03/Issue-60.pdf
  29. Сергієнко А.М., Глухенько К.А. (студент), Виноградов Ю.М. Синтез конвеєрних віртуальних модулів у хмарному середовищі // Матеріали 16-ї міжн. Наук.-тех. конф. Системний аналіз та інформаційні технології, SAIT’2014, Київ, 26-30 травня 2014 р. –Київ: -УНТК «ІПСА» НТУУ «КПІ». -2014. – С. 443-445.
    — http://sait.kpi.ua/media/filer_public/5f/94/5f946055-4609-486f-b292-c12e5443c6dc/sait2014ebook.pdf
    — Текст PDF (українська)
    — ⇓Загрузить PDF (українська)
  30. Сергиенко А.М., Аракелян Г.А. Определение зольности угля с помощью моделируемого отжига. // Матеріали 16-ї міжн. Наук.-тех. конф. Системний аналіз та інформаційні технології, SAIT’2014, Київ, 26-30 травня 2014 р. –Київ: -УНТК «ІПСА» НТУУ «КПІ». -2014. – С. 260-262.
    — http://sait.kpi.ua/media/filer_public/5f/94/5f946055-4609-486f-b292-c12e5443c6dc/sait2014ebook.pdf
  31. Аракелян Г.А., Сергиенко А.М. Определение зольности угля с помощью моделируемого отжига. //Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. -Т.58. -2013. -с.115-119.(російською)
    — http://it-visnyk.kpi.ua/wp-content/uploads/2014/01/Issue-58.pdf
    — Текст PDF (рус.)
    — ⇓Загрузить PDF (рус.)
  32. Сергиенко А.М., Лесик Т.М., Виноградов Ю.Н. Реализация алгоритма Гивенса в ПЛИС. //Праці Міжнародної конференції “КЛАСТЕРНІ ОБЧИСЛЕННЯ” 12-14 червня 2012 р. Київ, Україна — Київ: Інститут кібернетики ім. В.М. Глушкова НАН України, 2012. -c.16-19
    — http://hpc-ua.org/cc-12/files/proceedings/CC_2012_proceedings.pdf
    Анотація. Предлагается новый способ вычисления коэффициентов матрицы Гивенса, основанный на вычислении пифагоровой тройки, элементы которой равны числителю и знаменателю коэффициентов синуса и косинуса угла поворота. Такое представление коэффициентов обеспечивает минимизацию ошибок умножения на матрицу Гивенса и отказ от операции извлечения квадратного корня.
    — Текст PDF (рус.)
    — ⇓Загрузить PDF (рус.)
  33. Сергиенко А.М., Лесик Т.М. Динамически перестраиваемые цифровые фильтры на ПЛИС//Электрон. Моделирование.- 2010. –Т.32. -№6. –с.47-56. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  34. Сергиенко А.М., Лесик Т.М. Реализация перестраиваемых рекурсивных цифровых фильтров на ПЛИС //Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. -Т.51. -2010. -с.47-51. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  35. Application Specific Processors for the Autoregressive Signal Analysis. Maslennikow O., Sergiyenko A., Maslennikowa N., Ratushnyak P., Wozniak M.// Parallel Processing and Applied Mathematic. Part II. -Lecture Notes in Computer Science, Springer.-2010, -V.6068. -p. 126-133. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  36. Сергиенко А.М. Применение рациональных дробей в специализированных вычислителях// Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.50. –2010. –с.74-77. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  37. Сергиенко А.М.Пространственный граф синхронных потоков данных //Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. -Т.51. -2010. -с.40-46. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  38. Сергиенко А.М., Лесик Т.М. Динамически перестраиваемые цифровые фильтры на ПЛИС //Матеріали міжн. наук. конф. «Моделювання-2010». – Київ: НАНУ, ІПМЕ. –2010. –Т.3. –с.161-166. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  39. Cергиенко А.М., Лепеха В.Л., Лесик Т.М. Вычислительные модели параллельных алгоритмов, реализуемых аппаратно //Зб. праць ювілейної міжн. наук.-практ. конф. 50-річчя ств. каф. ОТ. –Київ, 6-8 квітня 2010. –Київ: НТУУ «КПІ». –с.125-127. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  40. Сергиенко А.М. Спецпроцессоры для авторегрессионного анализа сигналов //Электрон. Моделирование.- 2010. –Т.32. -№2. –с.87-96. http://kanyevsky.kpi.ua/ru/category/%D0%BF%D1%83%D0%B1%D0%BB%D0%B8%D0%BA%D0%B0%D1%86%D0%B8%D0%B8/
  41. Anatolij Sergiyenko, Oleg Maslennikow, Piotr Ratuszniak, Natalia Maslennikowa and Adam Tomas . Application Specific Processors for the Autoregressive Signal Analysis //Parallel Processing and Applied Mathematics .Lecture Notes in Computer Science, 2010, Volume 6067/2010, 80-86, http://www.springerlink.com/content/88512547hn1p50t3/
  42. Anatolij Sergiyenko, Dmitry Ivanov, Juriy Vinogradov, Tatyana Lesyk. High Speed AR Analysis Based on FPGA//Праці конференції УкрОбраз ‘2010’ «Signal/Image Processing and Pattern Recognition» -Київ: ІК ім.В.М. Глушкова -2010. http://uasoiro.kibermova.com/files/Zbirnyk/2010/6/p_40.pdf
  43. Sergiyenko A., Maslennikow O., Vinogradow Y. Tensor approach to the application specific processor design//CAD Systems in Microelectronics, 2009. CADSM 2009. 10th International Conference — The Experience of Designing and Application of page(s): 146 — 149 Lviv-Polyana http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?tp=&arnumber=4839787
  44. Сергиенко А. М.,Лепеха В. Л.,Масленников О. В. Спецпроцессоры для авторегрессионного анализа сигналов //Тр. межд. конф. Моделирование-2008. -14-16 мая 2008. -Киев: ИПМЭ им. Пухова. -2008. -Т2. -с.499-503.
  45. Сергієнко А. М.,Мєлковська В. М. Cпосіб демодуляції сигналів з багаточастотною модуляцією //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2008, № 48. -с. 43-47.
  46. Сергієнко А. М. Проектування обчислювачів з регістровими затримками //Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. -2008, № 47. -с. 48-53.
  47. Сергієнко А. М. Процесор ковзного дискретного перетворення Фур’є. //Моделювання та інформаційні технології. Зб. наук. праць, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ, -2008, вип. 18, -с. 71-79.
  48. Симоненко В. П.,Сергиенко А. М. Алгоритмические модели обработки потоков данных // Электрон. моделирование.-2008. — Т.30, № 6. -c. 49-60.
  49. Sergiyenko A.,Maslennikow O.,Lepekha V.,Tomas A.,Wyrzykowski R. Parallel Implementation of Cholesky LLT -Algorithm in FPGA-Based Processor //Lecture Notes in Computer Science. -Berlin: Springer. -2008. -p. 137 -147. http://www.springerlink.com/content/u35877162x198l41/
  50. Sergiyenko A.,Simonenko V.,Lepekha V. Real time autoregressive processors //Abstracts of Int. Conf. CODATA-21 -Kyiv: NTUU»KPI». -2008. -p.229-230.
  51. Sergiyenko A.,Lesyk T.,Maslennikow O. Mapping DSP Algorithms into FPGA// Proc. of IEEE East-West Design & Test Symp., EWDTS’08. -Lviv, October 9-13, 2008. -Kharkov: KNURE. -2008. -p.343-348.
  52. Sergiyenko А.,Maslennikow О. Implementation of linear algebra algorithms in the FPGA-based rational fraction arithmetic processor // Abstracts of Int. Conf. CODATA-21 -Kyiv: NTUU»KPI». -2008. -p.224.
  53. Сергиенко А. М.,Симоненко В. П. Отображение периодических алгоритмов в программируемые логические интегральные схемы.//Электрон. моделирование.-2007, Т.29, № 2.-c. 49-61.
  54. Сергієнко А. М. Досконалий кістяк графа алгоритма. //Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. — 2007, № 46.-с. 62-67.
  55. Сергієнко А. М.,Лепеха В. Л.,Лесик Т. М. Спецпроцесори для двовимірного дискретного косинусного перетворення.//Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. -2007, № 47.-с.
  56. Сергієнко А.М. Синтез структур для виконання періодичних алгоритмів з операторами керування.//Вісник Національного технічного університету України. — 2007, № 47.-с.
  57. Sergiyenko A.,Maslennikow O.,Ratushniak P. Implementation of Linear Algebra Algorithms in FPGA-based Fractional Arithmetic Units. //Proc. 9-th Int. Conf. «The Experience of Designing and Application of CAD Systems in Microelectronics», CADSM’2007, -20-24 Feb. 2007, Lviv-Polyana, — p.228-234.
  58. Oleg Maslennikow, Volodymyr Lepekha and Anatoli Sergyienko. FPGA Implementation of the Conjugate Gradient Method http://www.springerlink.com/content/y3223k3650553466/
  59. Anatoli Sergyienko and Oleg Maslennikov. Implementation of Givens QR-Decomposition in FPGA Parallel Processing and Applied Mathematics .Lecture Notes in Computer Science, 2006, Volume 2328/2006, 458-465, http://www.springerlink.com/content/74652txb2fwb7uw0/
  60. Oleg Maslennikow, Anatolij Sergiyenko. Methods of Mapping DSP Algorithms into FPGA //International Symposium on Parallel Computing in Electrical Engineering (PARELEC’06).Bialystok, Poland .September 13-September 17. http://www.computer.org/portal/web/csdl/doi/10.1109/PARELEC.2006.51
  61. Сергиенко А.М. Применение арифметики рациональных дробей для реализации метода сопряжения градиентов. //Электрон. моделирование. — 2006, Т. 28, № 1.-с. 33-41.
  62. Сергиенко А.М. 5,5 десятилетий цифровой обработки сигналов. // Argc & аrgv. — Программирование / информационные технологии / стандарты. 2006. -№ 1 . -с. 9-18.
  63. Сергиенко А.М. VHDL против Matlab’a.// Argc&Argv. Программирование / информационные технологии / стандарты. 2005,-№ 1(58),-стр. 40-46.
  64. Сергиенко А.М. Рациональные рациональные дроби // Argc & аrgv. -Программирование / информационные технологии / стандарты. 2005. -№ 2 . -стр.12-17.
  65. Клименко О.М.,Сергієнко А.М.,Шевченко Ю.В. та Овраменко С.Г. Конфігурована обчислювальна система для вирішення задач лінійної алгебри.// Электронное моделирование, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ, 2005, Т. 27, выпуск 1, стр. 109-114.
  66. Sergiyenko A.,Klimenko A. Sparse matrix solving on FPGA.// Международная конференция информационные технологии в управлении энергетическими системами.-18-19 октября 2005 г.-К.: Украина,-стр. 47-48.
  67. Сергиенко А.М. Что делать с одним миллиардом транзисторов.//Argc&Argv. Программирование/информационные технологии/стандарты.-2004, № 6(57),-стр. 9-19.
  68. Сергиенко А.М. Отображение алгоритма QR-разложения Гивенса в многопроцессорную систему. // Электрон. моделирование. — 2004. — 26, №5. -c.43-53.
  69. Лепеха В.Л.,Сергиенко А.М.,Шевченко Ю.В. Отображение алгоритмов обработки изображений в программируемых логических интегральных схемах.// Электронное моделирование, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ,-2004, Т. 26, выпуск 4,-стр. 75-82.
  70. Maslennikov O.,Shevtshenko Ju.,Sergiyenko A. Configurable Microprocessor Array for DSP Applications.// Lecture Notes in Computer Science. -Vol.3019. -2004. -P.36-41. http://www.springerlink.com/content/dger7g7y0ax57b1q/
  71. Звіт про науково-дослідну роботу «Методи і засоби відображення періодичних алгоритмів в обчислювальні системи на кристалі», науковий керівник проф. В.П. Сімоненко, 2003 р., 248 с., номер державної реєстрації роботи — 0102U000595.
  72. Сергиенко А.М. Методика проектирования цифровых фильтров с помощью VHDL. //Моделювання та інформаційні технології. Зб. наук. праць. Ін-т проблем моделювання в енергетиці ім. Г.Е. Пухова. НАНУ.-2002.-Вип. 12.-c.99-107.
  73. Сергиенко А.М. Особенности VHDL как языка параллельного программирования.//Электрон. Моделирование. -Т.25.-2003.-№ 3.-с.115-123.
  74. Лепеха В.Л.,Овраменко С.Г.,Сергиенко А.М.,Шевченко Ю.В. Отображение архитектуры микроконтроллера в среду ПЛИС.// Моделювання та інфрмаційні технології. Зб. наук. праць, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ,-2002,-вип.12,-стр. 71-79.
  75. Каневский Ю.С.,Овраменко С.Г.,Сергиенко А.М. Отображение регулярных алгоритмов в структуры специализированных процессоров.//Электрон. Моделирование.-2002.-Т.24.-№2.-c. 46-59.
  76. Выжиковски Р.,Лепеха В.Л.,Сергиенко А.М. Последовательная и параллельная реализация метода верхней релаксации при решении задач математической физики. //Электрон. Моделирование.-2002.-Т.24.-№ 3.-c.35-47.
  77. Василенко В.І.,Клименко О.(студент),Логінова Л.М.,Сергієнко А.М. Генератор модулів фільтрів для ПЛІС. //Моделювання та інформаційні технології. Зб. наук. праць. Ін-т проблем моделювання в енергетиці ім. Г.Е. Пухова. НАНУ. -2002. -Вип.12. -c.13-18.
  78. A. Sergiyenko,O. Maslennikov. Implementation of Givens QR Decomposition in FPGA.// Lecture Notes in Computer Science, Springer, -2002, -Vol. 2328, -p. 453-459.
  79. O. Maslennikov,Ju. Shevtshenko (graduated student),A. Sergyienko. Configurable microcontroller array.//Proc. of the 3-d Int. Conf. on Parallel Computing in Electrical Engineering. PARELEC’2002,-Warsaw, Poland September 22-September 25.-22-25 Sept.,-2002.-P. 47-49. http://www.computer.org/portal/web/csdl/abs/proceedings/parelec/2002/1730/00/17300047abs.htm
  80. Звіт про науково-дослідну роботу «Розробка універсального оперативного течешукача підвищеної точності виміру для визначення місцезнаходженя течі в трубопроводах транспорту води, пари, газу, нафтопродуктів», науковий керівник к.т.н., с.н.с. Сергієнко А.М., 2001 р.,58 стoр., № Держреєстрації 0100U000088.
  81. Звіт про науково-дослідну роботу «Розробка методів і засобів відображення регулярних алгоритмів в програмоване обчислювальне середовище», науковий керівник проф. В.П. Сімоненко, 2001 р., 206 с., № Держреєстрації 0100U000953.
  82. Каневский Ю.С.,Лепеха В.Л.,Сергиенко А.М. Последовательная и параллельная реализация метода верхней релаксации при решении задач математической физики.//Электронное моделирование.-2000.-№ 6.
  83. Лепеха В.Л.,Сергиенко А.М.,Каневский Ю.С. VHDL-model of ultrafast microcontroller 8051.//Материалы III Конференции „Reprogramowalne uklady cyfrowe» 2000 г.,-Щецин, Республика Польша,-2000,-стр.35-42.
  84. Maslennikow O.V.,Wasik A.,Kaniewski J.S.,Maslennikowa N.N. CAD-environment for deriving of application-specific system architectures.// Proc. of the Int.Conf. ICSES’2000 (XXIII KKTOiUE),-Ustron, Poland,-2000,-р.465-470.
  85. Maslennikow O.V.,Wasik A.,Kaniewski J.S.,Maslennikowa N.N. Program environment for designing of application specific FPGA-based parallel architectures.// Proc. of the 7-th Int.Conf. on Mixed Design,MIXDES’2000,-Gdynia,Poland,-2000,-р.191-196.
  86. Guzinski A.,Pawlowski P.,Czwyrow D.,Kaniewski J.,Maslennikow O.,Maslennikowa N., Rataj D. Design of Digital Circuits with Current-Mode Gates.// Bulletin of the Polish Academy of Sciences, Technical Sciences, Vol. 48, No. 1,-2000,-pp.73-91.
  87. Lacinski L.,Wyrzykowski R.,Kaniewski J. Parallel Meshing Algorithm for Finite Element Modeling.// Proc. Int. Workshop Parallel Numerics`2000,-Bratislava (Slovakia), -2000,-pp.117-124.
  88. Maslennikow O.,Wasik A.,Kaniewski J.,Maslennikowa N. Program environment for designing of application specific FPGA-based parallel architectures.// Proc. of the 7-th Int.Conf. on Mixed Design, MIXDES’2000,-Gdynia, Poland,-2000,-pp.191-196.
  89. Gretkowski D.,Maslennikow O.,Kaniewski J. VHDL Models of Digital Sequential Circuits with the Current-Mode Gates.// Proc. of the 7-th Int.Conf. on Mixed Design, MIXDES’2000,-Gdynia,Poland,-2000,-pp.281-286.
  90. Maslennikow O.,Wasik A.,Kaniewski J.,Maslennikowa N. CAD-environment for deriving of application-specific system architectures.// Proc. of the Int.Conf. ICSES’2000 (XXIII KKTOiUE),-Ustron,Poland,-2000,-pp.465-470.
  91. Maslennikow O.,Wasik A.,Gretkowski D.,Kaniewski J. Programowe srodowisko zautomatyzowanego projektowania architektur urzadzen rownoleglych przeznaczonych do implementacji w FPGA i/lub ASIC.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe», RUC’2000,-Szczecin,-2000,-pp.211-218.
  92. Kaniewski J.,Berezowski R.,Gretkowski D.,Maslennikow O.,Soltan P. Modele VHDL filtrow przeznaczonych do realizacji w ukladach FPGA.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe», RUC’2000,-Szczecin,-2000,-pp.269-276.
  93. Gretkowski D.,Lacki M.,Osowicki R. Dydaktyczny model mikroprocesora zrealizowany na ukladach reprogramowalnych.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe», RUC’2000,-Szczecin,-2000,-pp.319-325.