VHDL office. FPGA design. VHDL study. VHDL programming.
Пропонуємо ознайомитись з деякими учбовими завданнями. Ці завдання будуть цікавими для всіх , хто вивчає VHDL. Статті цього розділу підготовані у форматі .pdf файлів. Також є 16 презентацій лекційного матеріалу...
На цій сторінці пропонуються описи моделей ( і zip-файли до них ), а також наші розробки на сайті opencores.org. → Поведінкова модель процесора ШПФ. (описова частина і zip-файл) → Обчислювальний...
→ Генератор МОДУЛІВ КВАДРАТНОГО КОРЕНЯ → Генератор РЕКУРСИВНИХ ФІЛЬТРІВ БЕЗ БЛОКІВ МНОЖЕННЯ
Пропонуємо ознайомитись з деякими учбовими завданнями. Ці завдання будуть цікавими для всіх , хто вивчає VHDL. Статті цього розділу підготовані у форматі .pdf файлів. Також є 16 презентацій лекційного матеріалу...
На цій сторінці пропонуються описи моделей ( і zip-файли до них ), а також наші розробки на сайті opencores.org. → Поведінкова модель процесора ШПФ. (описова частина і zip-файл) → Обчислювальний...
→ Підручник VHDL. Автор – Сергієнко А. М. → Аналіз цифрових фільтрів за допомогою VHDL. Фазові та маскуючі фільтри. → Моделі генераторів сигналів та їх обробка на VHDL. → СтаттіАвтор...
Провідні університети світу традиційно виконують дослідження і розробки з різноманітними процесорними архітектурами. Так, пару десятирічь досліджувались RISC-процесори. Потім були VLIW, DSP. А тепер чомусь скрізь взялись за єдину архітектуру RISC-V....
O. Molchanov, M. Orlova, A. Sergiyenko. Nano-Processor for the Small Tasks // IEEE 39th International Conference on Electronics and Nanotechnology (ELNANO). 2019/4/16. P.674-677. Анотація - запропонована архітектура восьмирозрядного стекового процесора, яка розроблена для реалізації FPGA. Мікропроцесор з цією архітектурою має невеликі витрати на апаратне забезпечення, зменшену кількість програмного забезпечення та можливість додавати до своєї системи команд до ста нових інструкцій користувача. Мікропроцесорна архітектура пристосована для програмування комунікацій через послідовні порти вводу-виводу і здатна виконувати граматичний розбір потоку даних. Мікроконтролер з цією архітектурою ефективно використовується для застосунків Інтернету речей.
O. Molchanov, M. Orlova, A. Sergiyenko, P. Serhiienko. System of Feature Extraction for Video Pattern Recognition on FPGA // IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON). 2019. P. 1175-1178. Анотація - Пропонується система розпізнавання зображень в відеопотоці, наприклад написів, дорожніх знаків. Вона здатна розпізнавати характерны точки в складних умовах освітлення завдяки обробці сигналів з високим динамічним діапазоном (HDR). Розпізнавання ознак зображення використовує метод Retinex, який адаптований до HDR-зображень. Завдяки запропонованому меоду, білатеральний фільтр замінюється на двовимірний адаптивний фільтр, який зберігає краї зображення. З виходів фільтра знімається інформація для вилучення характерних точок зображення. Експериментальна HDR-відеокамера з функцією розпізнавання ознак побудована на платі Lattice HDR-60.
A. Sergiyenko, A. Serhienko. VHDL Generation of Optimized IIR Filters // IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON). 2019. P. 1171-1174. Анотація - У цій роботі запропоновано метод, який полягає у пошуку цілочисельних коефіцієнтів, формуванні структури фільтра та її моделюванні. Використання мови VHDL на всіх етапах розробки фільтра допомагає прискорити процес проектування та покращити оптимізацію фільтра. Приклади розробки рекурсивних фільтрів без блоків множенння показали високу ефективність методу.
Сергієнко Анатолій, Виноградов Юрій, Молчанов Олексій, Джепбаров Ходжадурди. Злонамірено створене апаратне забезпечення у ПЛІС (eng.) // International Conference on Security, Fault Tolerance, Intelligence” (ICSFTI2019). Р. 8-14. Анотація. У статті оглядаються можливості впровадження злонамірено створеного апаратного забезпечення (ЗСАЗ) у програмованих логічних інтегральних схемах (ПЛІС), способів їх виявлення та перешкоджання їх впровадженню. Робиться висновок про те, що ПЛІС є найбільш захищені від впровадження в них ЗСАЗ. Запропоновано блок моніторінгу ЗСАЗ на базі стекового процесора.
Сергієнко А. М., Молчанов О. А., Сергієнко П. А., Мозговий І. В. //6-та міжнародна наукова конференція «Моделювання-2018», Київ, ІПМЕ. 2018/9, С.221–223. Анотація. Запропоновано систему динамічної індикації для систем імітаційного моделювання і управління на основі розпакування GIF-файлів в реальному часі. Таке розпакування виконується в апаратному декомпресорі, який реалізовано в сконфігурованому в ПЛІС RISC-процесорі з системою команд, адаптованою до задач декомпресії файлів.
Сергієнко А. М., Сергієнко А. А. Моделюваня хвильових процесів за допомогою хвильових фільтрів. (рос.) // 6-та міжнародна наукова конференція «Моделювання-2018», Київ, ІПМЕ. 2018/9, С.224–227. Анотація. Розглянуто моделювання поширення ультразвука, яке полягає в поданні середовища у вигляді системи хвильових фільтрів. Завдяки реалізації багатоканальних фільтрів з програмованою затримкою, зменшується похибка моделювання дисперсійного поширення звуку. Алгоритм при реалізації в ПЛІС дозволяє виконувати моделювання в реальному часі.
Виклав у своїй статті Kevin Morris Недавно фірма Intel оголосила, що розпочала поставки нових ПЛІС серії Agilex. Її конкурент фірма Xilinx поставила свої перші ПЛІС серії Versal ACAP ще в...
роз’яснює Марко Джакобс, спеціаліст фірми Videantis http://www.videantis.com/can-programmable-processors-really-be-smaller-than-hardwired-logic.html Фірма Videantis поширює свій процесор v-MP6000UDX для виконання таких програм, як згортувальна нейронна мережа (CNN), задачі комп’ютерного зору та відеокодеки. Часто такі алгоритми...
https://www.eetimes.com/author.asp?section_id=36&doc_id=1333617&page_number=1&fbclid=IwAR3qRaRq63P_kBI4Iijod1MhW0eDr_5rjjNquEUy4m5bVRyBWoWY_SQJ5xQ Олексій Андрєєв, Джеф Петерс, Autotech Ventures За останні десятиліття спостерігається не тільки кардинальне зростання продуктивності обчислювальних систем, але і вдосконалення алгоритмів, які вважаються складними. Так, професор Мартін Груцчел зауважив,...