VHDL Generation of Optimized IIR Filters
A. Sergiyenko, A. Serhienko. VHDL Generation of Optimized IIR Filters // IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON). 2019. P. 1171-1174.
Анотація – У цій роботі запропоновано метод, який полягає у пошуку цілочисельних коефіцієнтів, формуванні структури фільтра та її моделюванні. Використання мови VHDL на всіх етапах розробки фільтра допомагає прискорити процес проектування та покращити оптимізацію фільтра. Приклади розробки рекурсивних фільтрів без блоків множенння показали високу ефективність методу.
Ключові слова – VHDL, FPGA, ПЛІС, рекурсивний фільтр, фазовий фільтр