Список наукових праць

К Н И Г И

  1. Sergiyenko A. M., Korneychuk V. I. Computer Networks Engineering. -К.: -“Корнейчук”.-2007.-80 с. (Компьютерна схемотехніка, навчальний посібник англійською мовою)
  2. Сергиенко А. М.,Kорнейчук В. И. Микропроцессорные устройства на программируемых логических ИС.-К.: -“Корнейчук”.-2005.-108с. ISBN 966-7992-23-3. http://kanyevsky.kpi.ua/%D1%81%D1%82%D1%83%D0%B4%D0%B5%D0%BD%D1%82%D0%B0%D0%BC/%D0%BF%D1%96%D0%B4%D1%80%D1%83%D1%87%D0%BD%D0%B8%D0%BA%D0%B8/
  3. Сергиенко А. М. VHDL для проектирования вычислительных устройств.-К.: -“ДиаСофт”.-2003.-210 с. ISBN 966-7599-32-9, ISBN 966-7992-23-3.
  4. Каневский Ю. С. Компьютерная арифметика. Киев:-ДиаСофт.-1994,-234 с. http://kanyevsky.kpi.ua/%D1%81%D1%82%D1%83%D0%B4%D0%B5%D0%BD%D1%82%D0%B0%D0%BC/%D0%BF%D1%96%D0%B4%D1%80%D1%83%D1%87%D0%BD%D0%B8%D0%BA%D0%B8/
  5. Kanevski Ju. S. Systolic structures. Kiev:- Technika,-1992,-276pp. (in russian).
  6. Каневский Ю. С. Систолические процессоры.-Киев: ТЕХНІКА,-1991,-173с.
  7. Арифметика, принципы организации, формализованное проектирование и диагностика вычислительних структур и устройств/ В. П. Тарасенко, Н. В. Черкасский, Ю. С. Каневский и др.-Киев: Вища шк.,-1989.-с. 115-170.
  8. Тарасенко В. П., Каневский Ю. С., Черкасский В., Завадский В. П. Арифметические основы, организация, диагностика и проектирование вычислительных блоков и структур. Киев: Вища школа. 1989. 343 с.

С Т А Т Т І    Т А   Д О П О В І Д І

Після 2000 р.

  1. Сергієнко А.М., Сергієнко П.А. Багатопроцесорна система на ПЛІС. -УДК 004.383// Зб. тез, доповідей VIII наук. конф. магістрантів та аспірантів «Прикладна математика та комп’ютинг», ПМК-2016. – К.: Вид. НТУУ «КПІ» ВПІ ВПК «Політехніка». — 2016. – С. 124-127

    Анотація. У роботі пропонується будувати багатопроцесорну систему в ПЛІС, що реалізує модель синхронних потоків даних, завдяки чому зменшуються апаратні витрати та збільшується швидкодія. Розроблений RISC-процесор має стати процесорним елементом такої системи.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  2. Сергієнко П.А., Лепеха В.Л. Ядро 16-розрядного RISC –процесора. //Матеріали наукової конференції студентів, магістрантів та аспірантів «Інформатика та обчислювальна техніка – ІОТ-2016» 25 – 27 квітня 2016 року -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. − С. 118-120. http://fiot.kpi.ua/wp-content/uploads/2016/06/IOT-2016-OT.pdf

    Анотація. Розглянута розробка шістнадцятирозрядного ядра RISC-процесора, реалізованого в ПЛІС, яке має високу швидкодію та невеликі апаратні витрати. Система команд ядра адаптована для виконання алгоритмів компресії та керування.
    Ключові слова: ПЛІС, RISC, LISA, хеш-функція.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  3. Сергієнко А.М., Сергієнко А.А. Бібліотека модулів для швидкого
    перетворення Фур’є. //Матеріали наукової конференції студентів, магістрантів та аспірантів «Інформатика та обчислювальна техніка – ІОТ-2016» 25 – 27 квітня 2016 року -К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2016. − С. 114-118. http://fiot.kpi.ua/wp-content/uploads/2016/06/IOT-2016-OT.pdf

    Анотація. Розглянуто набір модулів для r-точкового швидкого перетворення Фурʼє (ШПФ) за алгоритмом Вінограда. Модулі розроблені методом відображення просторового графу синхронних потоків даних у апаратуру, який забезпечує мінімізовані апаратні витрати за рахунок зменшення пропускної здатності у r разів. Модулі призначені для побудови швидкісних конвеєрних процесорів ШПФ на базі ПЛІС.
    Ключові слова: алгоритм Вінограда, швидке перетворення Фурʼє, ПЛІС.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  4. Сергієнко А. А. Реалізація конвеєрних процесорів швидкого перетворення Фур’є у ПЛІС. -УДК 004.383 //8-а наук. конф. магістрантів та аспірантів “Прикладна математика та комп’ютинг”. – 20-22 квітня 2016. −Київ: НТУУ “КПІ”, Просвіта. —2016. —С. 128 –131.
    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)
  5. Сергієнко А. М., Клименко І. А.,Сергієнко П. А. Реконфігурована багатопроцесорна обчислювальна система на ПЛІС // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.64. –2016. –с.47-51
    http://it-visnyk.kpi.ua/wp-content/uploads/2016/12/%D0%92%D1%8B%D0%BF%D1%83%D1%81%D0%BA-64.pdf
  6. Сергієнко П. А., Сергієнко А. М., Сімоненко А. В. Ядро RISC-процесора для реалізації у ПЛІС. //InfoCom 2015 : Матеріали I Міжнародної конференції Infocom Advanced Solution 2015 присвяченої 70-річчю кафедри автоматики та управління в технічних системах НТУУ “КПІ” 24-25 листопада 2015 року − К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2015. − С. 54-56. http://acts.kpi.ua/app/uploads/2015/11/%D0%9C%D0%B0%D1%82%D0%B5%D1%80%D1%96%D0%B0%D0%BB%D0%B8-InfoCom.pdf

    Анотація. У доповіді показано проектування 16-розрядного мікропроцесора RISC-ST2, система команд якого орієнтована на виконання алгоритмів компресії та керування та може бути швидко налаштована вручну.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  7. Сергієнко А. М., Сергієнко А. А. Набір модулів для швидкого перетворення Фур’є. //InfoCom 2015 : Матеріали I Міжнародної конференції Infocom Advanced Solution 2015 присвяченої 70-річчю кафедри автоматики та управління в технічних системах НТУУ “КПІ” 24-25 листопада 2015 року − К.:НТУУ “КПІ”, ВПІ “Політехніка”. – 2015. − С. 52-54. http://acts.kpi.ua/app/uploads/2015/11/%D0%9C%D0%B0%D1%82%D0%B5%D1%80%D1%96%D0%B0%D0%BB%D0%B8-InfoCom.pdf

    Анотація. Розглянуто набір модулів для малоточкового швидкого перетворення Фур’є (ШПФ) по алгоритму Винограда. У доповіді розглядається проектування конвеєрних модулів ШПФ, які використовуються у процесорах ШПФ за взаємно-простими основами, що
    конфігуруються в ПЛІС.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  8. Сергієнко А.М., Сергієнко П.А. Реалізація функції квадратного кореня у ПЛІС // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.60. –2014. –с.114-119
    http://it-visnyk.kpi.ua/wp-content/uploads/2015/03/Issue-60.pdf
  9. Сергієнко А.М., Глухенько К.А. (студент), Виноградов Ю.М. Синтез конвеєрних віртуальних модулів у хмарному середовищі // Матеріали 16-ї міжн. Наук.-тех. конф. Системний аналіз та інформаційні технології, SAIT’2014, Київ, 26-30 травня 2014 р. –Київ: -УНТК «ІПСА» НТУУ «КПІ». -2014. – С. 443-445.
    http://sait.kpi.ua/media/filer_public/5f/94/5f946055-4609-486f-b292-c12e5443c6dc/sait2014ebook.pdf
    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)
  10. Сергиенко А.М., Аракелян Г.А. Определение зольности угля с помощью моделируемого отжига. // Матеріали 16-ї міжн. Наук.-тех. конф. Системний аналіз та інформаційні технології, SAIT’2014, Київ, 26-30 травня 2014 р. –Київ: -УНТК «ІПСА» НТУУ «КПІ». -2014. – С. 260-262. http://sait.kpi.ua/media/filer_public/5f/94/5f946055-4609-486f-b292-c12e5443c6dc/sait2014ebook.pdf
  11. Аракелян Г.А., Сергиенко А.М. Определение зольности угля с помощью моделируемого отжига. //Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. -Т.58. -2013. -с.115-119.(російською) http://it-visnyk.kpi.ua/wp-content/uploads/2014/01/Issue-58.pdf
    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)
  12. Сергиенко А.М., Лесик Т.М., Виноградов Ю.Н. Реализация алгоритма Гивенса в ПЛИС. //Праці Міжнародної конференції “КЛАСТЕРНІ ОБЧИСЛЕННЯ” 12-14 червня 2012 р. Київ, Україна – Київ: Інститут кібернетики ім. В.М. Глушкова НАН України, 2012. -c.16-19 http://hpc-ua.org/cc-12/files/proceedings/CC_2012_proceedings.pdf

    Анотація. Предлагается новый способ вычисления коэффициентов матрицы Гивенса, основанный на вычислении пифагоровой тройки, элементы которой равны числителю и знаменателю коэффициентов синуса и косинуса угла поворота. Такое представление коэффициентов обеспечивает минимизацию ошибок умножения на матрицу Гивенса и отказ от операции извлечения квадратного корня.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  13. Сергієнко А.М., Лесик Т.М. Динамічно перестроювані цифрові фільтри на ПЛІС//Электрон. Моделирование.- 2010. –Т.32. -№6. –с.47-56.(російською)
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  14. Сергієнко А.М., Лесик Т.М. Реализація перестроюваних рекурсивних цифрових фільтрів на ПЛІС //Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. -Т.52. -2010. -с.47-51.(російською)
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  15. Application Specific Processors for the Autoregressive Signal Analysis. Maslennikow O., Sergiyenko A., Maslennikowa N., Ratushnyak P., Wozniak M.// Parallel Processing and Applied Mathematic. Part II. -Lecture Notes in Computer Science, Springer. -2010, -V.6068. -p. 126-133.
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  16. Сергиенко А.М., Лесик Т.М. Реализация перестраиваемых рекурсивных цифровых фильтров на ПЛИС // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.52. –2010. –с.92-96
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/07/52_final.pdf
  17. Сергиенко А.М., Лепеха В.Л. Специализированный контроллер локальной сети // Вісник НТУУ «КПІ», сер. Інформатика, управління та обчислювальна техніка. –Т.52. –2010. –с.88-92
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/07/52_final.pdf
  18. Сергиенко А.М., Лесик Т.М. Динамически перестраиваемые цифровые фильтры на ПЛИС //Матеріали міжн. наук. конф. «Моделювання-2010». – Київ: НАНУ, ІПМЕ. –2010. –Т.3. –с.161-166.(російською)
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  19. Сергієнко А.М., Лепеха В.Л., Лесик Т.М. Обчислювальні моделі паралельних алгоритмів, що реалізуються апаратно //Зб. праць ювілейної міжн. наук.-практ. конф. 50-річчя ств. каф. ОТ. –Київ, 6-8 квітня 2010. –Київ: НТУУ «КПІ». –с.125-127.(російською)
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  20. Сергиенко А.М. Спецпроцессоры для авторегрессионного анализа сигналов //Электрон. Моделирование.- 2010. –Т.32. -№2. –с.87-96. (російською мовою)
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  21. Anatolij Sergiyenko, Oleg Maslennikow, Piotr Ratuszniak, Natalia Maslennikowa and Adam Tomas . Application Specific Processors for the Autoregressive Signal Analysis //Parallel Processing and Applied Mathematics .Lecture Notes in Computer Science, 2010, Volume 6067/2010, 80-86,
    http://www.springerlink.com/content/88512547hn1p50t3/
  22. Anatolij Sergiyenko, Dmitry Ivanov, Juriy Vinogradov, Tatyana Lesyk. High Speed AR Analysis Based on FPGA//Праці конференції УкрОбраз ‘2010’ “Signal/Image Processing and Pattern Recognition” -Київ: ІК ім.В.М. Глушкова -2010.

    Abstract. Two structures of the processors for the autoregressive analysis are considered. The first of them implements the Durbin algorithm using the rational fraction calculations. The second of them implements the adaptive lattice filter. The processors give the possibility of the signal analysis with the sampling frequency up to 300 MHz being configured in FPGA. The processors can be effectively used for adaptive filtering and pattern analysis in the ultrasonic installations, radars, software defined radio, etc.

    Перегляд PDF (english)
    ⇓Завантажити PDF (english)

  23. Sergiyenko A., Maslennikow O., Vinogradow Y. Tensor approach to the application specific processor design//CAD Systems in Microelectronics, 2009. CADSM 2009. 10th International Conference – The Experience of Designing and Application of page(s): 146 – 149 Lviv-Polyana http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?tp=&arnumber=4839787

    Abstract. A method for mapping an algorithm, which is represented by the loop nest into the application specific structure is proposed. The method consists in translating the loop nest into the tensor equation. The tensor equation represents a set of structural solutions. The optimized solution finding consists in solving this equation in integers. The proposed limitations to the parts of the tensors help to derive the pipelined structure and simplify the mapping process. The method is illustrated by the example of the IIR-filter structure synthesis. It is intended for mapping DSP algorithms into FPGA.

    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)

  24. Сергиенко А.М Пространственный граф синхронных потоков данных //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2009, № 51. -с.138-145.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/51.pdf
    http://kanyevsky.kpi.ua/category/%D0%BF%D1%83%D0%B1%D0%BB%D1%96%D0%BA%D0%B0%D1%86%D1%96%D1%97/
  25. Сергиенко А. М.,Лепеха В. Л. Деякі особливості проектування мікроконтролерів для СНК //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2009, № 50. -с.72-76.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/50.pdf
  26. Сергиенко А. М. Применение рациональных дробей в специализированных вычислителях //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2009, № 50. -с.76-80.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/50.pdf
  27. Лепеха В.Л., Лесик Т.М., Франко Р.А. Реализация декодера Рида-Соломона в ПЛИС //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2009, № 50. -с.80-84.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/50.pdf
  28. Сергиенко А. М.,Лепеха В. Л.,Масленников О. В. Спецпроцессоры для авторегрессионного анализа сигналов //Тр. межд. конф. Моделирование-2008. -14-16 мая 2008. -Киев: ИПМЭ им. Пухова. -2008. -Т2. -с.499-503.
    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)
  29. Мєлковська В.М. Сергієнко А.М., Стіренко С.Г. Спосіб демодуляції сигналів з багаточа-стотною модуляцією //Вісник Національного технічного університету України. -Сер. Інформатика і обчислювальна техніка. -2008, № 48. -с. 82-85.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/48.pdf
  30. Сергієнко А. М. Проектування обчислювачів з регістровими затримками //Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. -2008, № 48. -с. 179-183.
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/48.pdf
  31. Сергієнко А. М. Процесор ковзного дискретного перетворення Фур’є. //Моделювання та інформаційні технології. Зб. наук. праць, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ, -2008, вип. 18, -с. 71-79.
  32. Симоненко В. П.,Сергиенко А. М. Алгоритмические модели обработки потоков данных // Электрон. моделирование.-2008. – Т.30, № 6. -c. 49-60.
  33. Sergiyenko A.,Maslennikow O.,Lepekha V.,Tomas A.,Wyrzykowski R. Parallel Implementation of Cholesky LLT -Algorithm in FPGA-Based Processor //Lecture Notes in Computer Science. -Berlin: Springer. -2008. -p. 137 -147.
    http://www.springerlink.com/content/u35877162x198l41/
  34. Sergiyenko A.,Simonenko V.,Lepekha V. Real time autoregressive processors //Abstracts of Int. Conf. CODATA-21 -Kyiv: NTUU”KPI”. -2008. -p.229-230.
  35. Sergiyenko A.,Lesyk T.,Maslennikow O. Mapping DSP Algorithms into FPGA// Proc. of IEEE East-West Design & Test Symp., EWDTS’08. -Lviv, October 9-13, 2008. -Kharkov: KNURE. -2008. -p.343-348.

    Abstract. Methods of mapping DSP algorithms into FPGA are considered. Algorithms are represented by synchronous data flow graphs, and are mapped into pipelined data
    paths. The methods consist in placing the algorithm graph in the multidimensional index space and mapping it into structure and event subspaces. The limitations to
    the mapping process minimize both clock period and hardware volume including multiplexor inputs.

    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)

  36. Sergiyenko А.,Maslennikow О. Implementation of linear algebra algorithms in the FPGA-based rational fraction arithmetic processor // Abstracts of Int. Conf. CODATA-21 -Kyiv: NTUU”KPI”. -2008. -p.224.
  37. Сергиенко А. М.,Симоненко В. П. Отображение периодических алгоритмов в программируемые логические интегральные схемы.//Электрон. моделирование.-2007, Т.29, № 2.-c. 49-61.
  38. Сергієнко А. М. Синтез структур для виконання періодичних алгоритмів з операторами керування.//Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. -2007, № 47.-с.223-230
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/47.pdf
  39. Сергієнко А. М.,Лепеха В. Л.,Лесик Т. М. Спецпроцесори для двовимірного дискретного косинусного перетворення.//Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. -2007, № 47.-с.230-234
    http://it-visnyk.kpi.ua/wp-content/uploads/2011/03/47.pdf
  40. Сергиенко А.М., Масленников О.В. Структурное проектирование рекурсивных цифровых фильтров -УДК 681.322// Тр. межд. конф. “Автоматизация проектирования дискретных систем”, CADDD’07. -Минск. -2007. –с. 92–99

    Аннотация. Рассмотрен метод проектирования структур цифровых фильтров путем отображения графа алгоритма, представленного в многомерном индексном пространстве и отображении его в подпространства структур и времени. Ограничения на процесс
    отображения позволяют минимизировать как тактовый интервал, так и аппаратные
    затраты, включая мультиплексоры при реализации фильтров в ПЛИС.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  41. Sergiyenko A.,Maslennikow O.,Ratushniak P. Implementation of Linear Algebra Algorithms in FPGA-based Fractional Arithmetic Units. //Proc. 9-th Int. Conf. “The Experience of Designing and Application of CAD Systems in Microelectronics”, CADSM’2007, -20-24 Feb. 2007, Lviv-Polyana, – p.228-234.
  42. Oleg Maslennikow, Volodymyr Lepekha and Anatoli Sergyienko. FPGA Implementation of the Conjugate Gradient Method
    http://www.springerlink.com/content/y3223k3650553466/

    Abstract. The rational fraction number system is proposed to solve the algebraic problems in FPGA devices. Such a number consists of the n-bit numerator and n-bit denominator, and can represent numbers with 2n bit mantissa. Experimental linear equation system solver was developed in FPGA device, which implements the recursive conjugate gradient method. Its hardware arithmetic unit can calculate addition, multiplication, and division of rational fractions with n=35 in pipelined mode. The computer solves the strip matrices with the dimensions more than 1000.

    Перегляд PDF (english)
    ⇓Завантажити PDF (english)

  43. Anatoli Sergyienko and Oleg Maslennikov. Implementation of Givens QR-Decomposition in FPGA Parallel Processing and Applied Mathematics .Lecture Notes in Computer Science, 2006, Volume 2328/2006, 458-465,
    http://www.springerlink.com/content/74652txb2fwb7uw0/
  44. Oleg Maslennikow, Anatolij Sergiyenko. Methods of Mapping DSP Algorithms into FPGA //International Symposium on Parallel Computing in Electrical Engineering (PARELEC’06).Bialystok, Poland .September 13-September 17. http://www.computer.org/portal/web/csdl/doi/10.1109/PARELEC.2006.51
  45. Сергієнко А. М. Досконалий кістяк графа алгоритма. //Вісник Національного технічного університету України. Сер. Інформатика і обчислювальна техніка. – 2007, № 46.-с. 62-67.

    Анотація. Дано визначення досконалого кістяка алгоритма, показано, що за його допомогою складається розклад за стратегією найскорішого призначення і запропоновано алгоритм його побудови. Досконалий кістяк алгоритма дає змогу на його основі ефективно представити алгоритми в САПР обчислювальних спеціалізованих засобів і покращити процес їхньої структурної оптимізації.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  46. Сергиенко А.М. Применение арифметики рациональных дробей для реализации метода сопряжения градиентов. //Электрон. моделирование. – 2006, Т. 28, № 1.-с. 33-41.
  47. Сергиенко А.М. 5,5 десятилетий цифровой обработки сигналов. // Argc & аrgv. – Программирование / информационные технологии / стандарты. 2006. -№ 1 . -с. 9-18.

    Аннотация. В данной работе кратко изложена история ЦОС, ее появление, этапы развития, какие массовые применения ЦОС характерны для них. История обработки сигналов. Первое устройство для ЦОС. Десятилетие корреляторов. Большие и маленькие ЭВМ. Специализированные компьютеры. Сигнальные микропроцессоры. Начало эпохи мультимедиа. Цифровая связь без проводов. Такой анализ может дать ответы на вопросы, куда мы движемся дальше, где ожидать новых изобретений, прорывов, какова роль в этом программистов.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  48. Сергиенко А.М. VHDL против Matlab’a.// Argc&Argv. Программирование / информационные технологии / стандарты. 2005,-№ 1(58),-стр. 40-46.
    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)
  49. Сергиенко А.М. Рациональные рациональные дроби // Argc & аrgv. -Программирование / информационные технологии / стандарты. 2005. -№ 2 . -стр.12-17.

    Аннотация.
    Существует большое множество приложений, где возможностей целочисленной
    арифметики маловато, а вычисления со стандартной плавающей запятой – слишком
    избыточны или дороги, например, в компьютерной графике, цифровой обработке сигналов. С другой стороны, возрастает число задач, в которых требуются более точные вычисления, чем те, которые дает стандартная плавающая запятая. Например, при реализации новых средств защиты данных и их проверке нужны безошибочные вычисления. Для разрешения этого противоречия можно применить арифметику рациональных дробей, на которую сейчас не обращают внимания. В данной статье рассматриваются некоторые практические аспекты применения такой арифметики. Рациональные дроби в компьютерах. Рациональное вращение. Рациональные дроби в цифровой обработке сигналов. Рациональные дроби и VHDL.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  50. Клименко О.М.,Сергієнко А.М.,Шевченко Ю.В. та Овраменко С.Г. Конфігурована обчислювальна система для вирішення задач лінійної алгебри.// Электронное моделирование, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ, 2005, Т. 27, выпуск 1, стр. 109-114.

    Анотація. Задачі лінійної алгебри все частіше зустрічаються в сучасній цифровій обробці сигналів, наприклад, при розпізнаванні образів, реалізації метода найменших квадратів. Для свого вирішення ці задачі потребують підвищеної точності обчислень. Розвиток ПЛІС привів до появи кристалів з великою потенційною обчислювальною потужністю. При розробці обчислювальної системи (ОС) для вирішення задач лінійної алгебри за базовий був прийнятий алгоритм обернення теплицевої
    матриці. Застосовуючи запропоновану методику розробки проекту для конфігурованої паралельної ОС можна швидко розробити конфігурацію для ПЛІС і
    досягти балансу апаратних витрат в ній.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  51. Sergiyenko A.,Klimenko A. Sparse matrix solving on FPGA.// Международная конференция информационные технологии в управлении энергетическими системами.-18-19 октября 2005 г.-К.: Украина,-стр. 47-48.
  52. Сергиенко А.М. Что делать с одним миллиардом транзисторов.//Argc&Argv. Программирование/информационные технологии/стандарты.-2004, № 6(57),-стр. 9-19.
  53. Сергиенко А.М. Отображение алгоритма QR-разложения Гивенса в многопроцессорную систему. // Электрон. моделирование. – 2004. – 26, №5. -c.43-53.

    Аннотация. QR-разложение матриц методом Гивенса широко применяется для решения задач линейной алгебры. В результате применения метода синтеза систолических процессоров путем укрупнения графов структур и конвейеризации вычислений получена вычислительная схема, реализующая алгоритм Гивенса. В приведенных примерах многопроцессорных вычислительных систем (ВС), реализующих эту схему на базе сигнальных микропроцессоров и программируемых логических интегральных схем, достигнуты минимальные простои оборудования и максимальное ускорение вычислений, которое в 1,5 раза выше, чем у схемы Самеха−Кука и значительно выше, чем при использовании методов LU-разложения. Реализация этой схемы в мультипроцессорных ВС на суперскалярных микропроцессорах может дать большой прирост производительности.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  54. Лепеха В.Л.,Сергиенко А.М.,Шевченко Ю.В. Отображение алгоритмов обработки изображений в программируемых логических интегральных схемах.// Электронное моделирование, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ,-2004, Т. 26, выпуск 4,-стр. 75-82.
  55. Василенко В.И., Лепеха В.Л., Сергиенко А.М. Конфигурируемый криптографический процессор. -УДК 681.322 -Proc. Int. Conf. SCALNET’2004. – Bulletin of Kremenchuk State Polytechn. Univ. Trans. SCALNET’2004. −2004.
    −p.121−123.

    Аннотация. Алгоритмы криптографии относятся к числу алгоритмов, требющих большого объема вычислений. Многими авторами проверено, что ПЛИС являются лучшей программируемой вычислительной средой для скоростной реализации криптографических алгоритмов. Криптографические алгоритмы обычно вычисляются в некотором программном окружении. Такое окружение выполняет необходимые форматирование данных, их обмен, сетевые протоколы, а также системные функции и т.п. Авторами предлагается выполнять указанные программы окружения непосредственно на ПЛИС, где реализуется алгоритм криптографии в гибком ядре микропроцессора, описанном на языке VHDL. Тогда криптографический процессор имеет все преимущества аналогичных процессоров, но также может быть реализован в любой серии ПЛИС, становится независимым от платформы процессора, к которому он подключается, и может быть автономным. Для проверки этого подхода была разработана система из RISC – микропроцессора и аппаратного ускорителя алгоритмов криптографии, которая конфигурируется в современных ПЛИС.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  56. Maslennikov O.,Shevtshenko Ju.,Sergiyenko A. Configurable Microprocessor Array for DSP Applications.// Lecture Notes in Computer Science. -Vol.3019. -2004. -P.36-41. http://www.springerlink.com/content/dger7g7y0ax57b1q/

    Аbstract. The method for mapping parallel algorithms into FPGA is proposed which is based on programming the configurable microprocessor array. The hardware volume of the based RISC processor unit soft core is minimized, and adapted due to the used instruction subset. The method provides both high throughput and minimized hardware volume, and speedups the design process. The method was proven in the microprocessor array for solving the linear equation system with the Toeplitz matrix.

    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)

  57. Лепеха В.Л., Сергиенко А.М., Шевченко Ю. Способ минимизации аппаратурных затрат микроконтроллеров.// Моделювання та ін формаційні технології. -Збірник наукових праць Інституту проблем моделювання в енергетиці ім. Г.Є.Пухова НАН України. -Вип.21. – К., -2003.

    Аннотация. В работе рассматриваются вопросы разработки настраиваемых вычислительных модулей микроконтроллеров для их реализации в системах на кристалле. Предлагается способ минимизации аппаратурных затрат такого микроконтроллера, основанный на настройке его структуры под исполняемую программу. Начальная структура микроконтроллера имеет набор функциональных блоков, ассоциируемых с отдельными подмножествами команд и адресов памяти. Эта структура описывается на языке VHDL с возможностями настраиваемого отключения функциональных блоков. Автоматический анализ программы микроконтроллера, проверяя, какие команды и адреса памяти не используются, дает информацию для настройки VHDL-модели. Компилятор-синтезатор при трансляции VHDL-модели исключает из нее неиспользуемые функциональные блоки и дает результирующую минимизированную логическую схему микроконтроллера. Предложенный способ при разработке микроконтроллера с архитектурой і8051, который был реализован в ПЛИС Xilinx Virtex, позволил уменьшить аппаратурные затраты до 1,6 раза.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  58. Звіт про науково-дослідну роботу “Методи і засоби відображення періодичних алгоритмів в обчислювальні системи на кристалі”, науковий керівник проф. В.П. Сімоненко, 2003 р., 248 с., номер державної реєстрації роботи – 0102U000595.
  59. Сергиенко А.М. Методика проектирования цифровых фильтров с помощью VHDL. //Моделювання та інформаційні технології. Зб. наук. праць. Ін-т проблем моделювання в енергетиці ім. Г.Е. Пухова. НАНУ.-2002.-Вип. 12.-c.99-107.
    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)
  60. Сергиенко А.М. Особенности VHDL как языка параллельного программирования.//Электрон. Моделирование. -Т.25.-2003.-№ 3.-с.115-123.
  61. Лепеха В.Л.,Овраменко С.Г.,Сергиенко А.М.,Шевченко Ю.В. Отображение архитектуры микроконтроллера в среду ПЛИС.// Моделювання та інфрмаційні технології. Зб. наук. праць, Інститут проблем моделювання в енергетиці ім. Г.Є.Пухова НАНУ,-2002,-вип.12,-стр. 71-79.
  62. Каневский Ю.С.,Овраменко С.Г.,Сергиенко А.М. Отображение регулярных алгоритмов в структуры специализированных процессоров.//Электрон. Моделирование.-2002.-Т.24.-№2.-c. 46-59.

    Аннотация. Рассмотрен метод отображения алгоритма, представленного гнездом циклов в структуру специализированного параллельного процессора. Метод заключается в размещении редуцированного графа зависимостей алгоритма в многомерном индексном пространстве и отображении его в подпространства структур и времени. Предложенные ограничения на временную и пространственную компоненты отображения позволяют получить структуру с конвейеризованными процессорными модулями и упростить процесс отображения.
    Ключевые слова : граф алгоритма, гнездо циклов, конвейерные вычисления, отображение алгоритма, цифровая обработка сигналов.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  63. Выжиковски Р.,Лепеха В.Л.,Сергиенко А.М. Последовательная и параллельная реализация метода верхней релаксации при решении задач математической физики. //Электрон. Моделирование.-2002.-Т.24.-№ 3.-c.35-47.
  64. Василенко В.І.,Клименко О.(студент),Логінова Л.М.,Сергієнко А.М. Генератор модулів фільтрів для ПЛІС. //Моделювання та інформаційні технології. Зб. наук. праць. Ін-т проблем моделювання в енергетиці ім. Г.Е. Пухова. НАНУ. -2002. -Вип.12. -c.13-18.

    Анотациія. Запропоновано спосіб виконання множення в програмованих логічних інтегральних схемах (ПЛІС) на основі таблиць кратних множених, що забезпечує зменшення апаратурних витрат і підвищення швидкодії. На основі цього способа розроблена методика синтезу структур цифрових фільтрів зі скінченною імпульсною характеристикою (СІХ). Методика реалізована у вигляді програми, що генерує моделі СІХ- фільтрів, які описані на мові VHDL і призначені для реалізації в ПЛІС.

    Перегляд PDF (українська)
    ⇓Завантажити PDF (українська)

  65. A. Sergiyenko,O. Maslennikov. Implementation of Givens QR Decomposition in FPGA.// Lecture Notes in Computer Science, Springer, -2002, -Vol. 2328, -p. 453-459.
  66. O. Maslennikov,Ju. Shevtshenko (graduated student),A. Sergyienko. Configurable microcontroller array.//Proc. of the 3-d Int. Conf. on Parallel Computing in Electrical Engineering. PARELEC’2002,-Warsaw, Poland September 22-September 25.-22-25 Sept.,-2002.-P. 47-49.
    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)
  67. Ju. Vinogradov, Ju.Shevtshenko, A.Sergyienko. Configurable computers: the state and the future. (eng.) -Mеждун. научно-техническ. конф. “International Active-VHDL Conference” (16 окт. 2001), −Харьков: −2001. –с. 5-9.
    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)
  68. A.Sergyienko, Ju.Kanevski, R.Wyrzykowski. On mapping DSP algorithms into FPGAs. -Engineering Simulation, Gordon Breach Publ. Group. − V. 18. −2001. − P. 217−225.

    Аbstract. The problem of mapping digital signal processing (DSP) algorithms into application specific structures, especially into field programmable gate arrays (FPGAs) is considered. A new mapping method is proposed which takes into account structural properties of FPGA, minimises its hardware volume, and provides designing pipelined structures with high clock frequency. This method was tested by designing infinite impulse response (IIR) filter structures which are implemented in FPGA. The filter structures are described by VHDL and have high throughput and hardware utilisation.

    Перегляд PDF (eng.)
    ⇓Завантажити PDF (eng.)

  69. Звіт про науково-дослідну роботу “Розробка універсального оперативного течешукача підвищеної точності виміру для визначення місцезнаходженя течі в трубопроводах транспорту води, пари, газу, нафтопродуктів”, науковий керівник к.т.н., с.н.с. Сергієнко А.М., 2001 р.,58 стoр., № Держреєстрації 0100U000088.
  70. Звіт про науково-дослідну роботу “Розробка методів і засобів відображення регулярних алгоритмів в програмоване обчислювальне середовище”, науковий керівник проф. В.П. Сімоненко, 2001 р., 206 с., № Держреєстрації 0100U000953.
  71. Каневский Ю.С.,Лепеха В.Л.,Сергиенко А.М., Выжиковски Р. Последовательная и параллельная реализация метода верхней релаксации при решении задач математической физики.//Электронное моделирование.-2000.-№ 6.

    Аннотация. Рассмотрена реализация метода верхней релаксации при решении задач математической физики методом конечных элементов. Проанализированы возможные варианты записи матриц в разреженном формате. Показаны последовательная и параллельная формы реализации данного метода. Приведены экспериментальные результаты решения задач математической физики с помощью данного метода.

    Просмотр PDF (рус.)
    ⇓Загрузить PDF (рус.)

  72. Лепеха В.Л.,Сергиенко А.М.,Каневский Ю.С. VHDL-model of ultrafast microcontroller 8051.//Материалы III Конференции „Reprogramowalne uklady cyfrowe” 2000 г.,-Щецин, Республика Польша,-2000,-стр.35-42.
  73. Maslennikow O.V.,Wasik A.,Kaniewski J.S.,Maslennikowa N.N. CAD-environment for deriving of application-specific system architectures.// Proc. of the Int.Conf. ICSES’2000 (XXIII KKTOiUE),-Ustron, Poland,-2000,-р.465-470.
  74. Maslennikow O.V.,Wasik A.,Kaniewski J.S.,Maslennikowa N.N. Program environment for designing of application specific FPGA-based parallel architectures.// Proc. of the 7-th Int.Conf. on Mixed Design,MIXDES’2000,-Gdynia,Poland,-2000,-р.191-196.
  75. Guzinski A.,Pawlowski P.,Czwyrow D.,Kaniewski J.,Maslennikow O.,Maslennikowa N., Rataj D. Design of Digital Circuits with Current-Mode Gates.// Bulletin of the Polish Academy of Sciences, Technical Sciences, Vol. 48, No. 1,-2000,-pp.73-91.
  76. Lacinski L.,Wyrzykowski R.,Kaniewski J. Parallel Meshing Algorithm for Finite Element Modeling.// Proc. Int. Workshop Parallel Numerics`2000,-Bratislava (Slovakia), -2000,-pp.117-124.
  77. Maslennikow O.,Wasik A.,Kaniewski J.,Maslennikowa N. Program environment for designing of application specific FPGA-based parallel architectures.// Proc. of the 7-th Int.Conf. on Mixed Design, MIXDES’2000,-Gdynia, Poland,-2000,-pp.191-196.
  78. Gretkowski D.,Maslennikow O.,Kaniewski J. VHDL Models of Digital Sequential Circuits with the Current-Mode Gates.// Proc. of the 7-th Int.Conf. on Mixed Design, MIXDES’2000,-Gdynia,Poland,-2000,-pp.281-286.
  79. Maslennikow O.,Wasik A.,Kaniewski J.,Maslennikowa N. CAD-environment for deriving of application-specific system architectures.// Proc. of the Int.Conf. ICSES’2000 (XXIII KKTOiUE),-Ustron,Poland,-2000,-pp.465-470.
  80. Maslennikow O.,Wasik A.,Gretkowski D.,Kaniewski J. Programowe srodowisko zautomatyzowanego projektowania architektur urzadzen rownoleglych przeznaczonych do implementacji w FPGA i/lub ASIC.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’2000,-Szczecin,-2000,-pp.211-218.
  81. Kaniewski J.,Berezowski R.,Gretkowski D.,Maslennikow O.,Soltan P. Modele VHDL filtrow przeznaczonych do realizacji w ukladach FPGA.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’2000,-Szczecin,-2000,-pp.269-276.
  82. Gretkowski D.,Lacki M.,Osowicki R. Dydaktyczny model mikroprocesora zrealizowany na ukladach reprogramowalnych.// Pracy III Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’2000,-Szczecin,-2000,-pp.319-325.
  83.  

    До 2000 р.

    1. Выжиковски Р.,Каневский Ю.С.,Лепеха В.Л. Применение разреженных матриц при реализации метода конечных элементов.//Электронное моделирование,-Киев,-1999, N4,-стр. 113-118.
    2. Звіт про науково-дослідну роботу “Розробка основних елементів матрично-графової теорії паралельних обчислень”, науковий керівник проф. Ю.С. Канєвський, 1999 р., 200 с., № Держреєстрації 0198U000650.
    3. Sergiyenko A.,Kanevski J.,Arefjev A.,Korchev D., A Method for Mapping DSP Algorithms into Pentium MMX Architecture.// Proc. 3-d Int. Conf. On Parallel Processing and Applied Mathematics, PPAM’99,-Kazimierz Dolny, Poland,Sept. 14-17,-1999,-pp.348-356.

      Abstract. In the representation a new method for mapping DSP algorithms into MMX architecture is considered. The method is based on the matrix-graph method for mapping regular algorithms into SIMD processor arrays. Then the Pentium MMX architecture is considered as a four 16-bit processor linear array. According to the method, the reduced dependence graph is mapped into configuration of the structure which corresponds to the SIMD structure and to configuration of events. Finally, time slices of the latter are exchanged by assembly instructions of the MMX instructions set. The example of the algorithm mapping illustrates this method, and proves its effectiveness.

      Перегляд PDF (eng.)
      ⇓Завантажити PDF (eng.)

    4. Kanevski J.,Maslennikow O.,Maslennikowa N.,Tomas A. Design of FPGA – Based Processor Array Architecture for Linear Algebra Algorithms.//Proc. 3-d Int. Conf. Parallel Processing and Applied Mathematics.-Kazimierz Dolny, Poland, 14-17. Sept. 1999.-Czestohovfa/-1999.-p. 205-216.
    5. Maslennikow O.,Maslennikowa N.,Kaniewski J.,Lacinski L. Analitycal Method for Deriving Dependence Graphs of Recursive Algorithms.// Proc.Int. Workshop Parallel Numerics`99,-Salzburg (Austria),-1999,-pp.41-56.
    6. J.Kaniewski,R.Berezowski,D.Gretkowski,O.Maslennikow and P.Soltan, VHDL-models of parallel FIR digital filters.// Workshop „Signal Processing’99”,-Poznan,Poland,-1999,- pp.95-100.
    7. Gretkowski D.,Berezowski R.,Soltan P. Dydaktyka przedmiotu „Projektowanie ukladow cyfrowych” na Wydziale Elektroniki Politechniki Koszalinskiej.// Pracy II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99,-Szczecin,Poland,-1999,-pp.21-25.
    8. Gretkowski D.,Berezowski R.,Maslennikowa N. Opis i modelowanie cyfrowych ukladow pradowych z wykorzystaniem jezyka VHDL.// Pracy II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99,-Szczecin,Poland,-1999,-pp.165-172.
    9. Maslennikow O.,Kaniewski J.,Gretkowski D. Realizacja algorytmow algebry liniowej na wyspecjalizowanym systemie komputerowym zbudowanym w oparciu o uklady FPGA.// Pracy II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99, -Szczecin,Poland,-1999,-pp.173-181.
    10. Sergyienko A., Lepekha V., Kanevski Ju., Soltan P. Implementation of IIR Digital Filters in FPGA. // Pracy II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99, -Szczecin,Poland,-1999,-pp.233-239
      Перегляд PDF (eng.)
      ⇓Завантажити PDF (eng.)
    11. Maslennikow O.,Guzinski A.,Kaniewski J.,Berezowski R. Rules of Current-mode Digital Circuit Design and Analysis.// Proc. of the XXII Nat.Conf. on Circuit Theory and Electronic Networks,-Warszawa-Stare Jablonki,Poland,-1999,-pp.149-154.
    12. Gretkowski D.,Kaniewski J.,Maslennikowa N.,Soltan P. Current-mode digital Circuits Design and Modeling.// Proc. of the XXII Nat.Conf. on Circuit Theory and Electronic Networks,-Warszawa-Stare Jablonki,Poland,-1999,-pp.161-167.
    13. Maslennikow O., Maslennikowa N., Guzinski A., Kaniewski J. Approarches to Designing Digital Circuits with the current-mode gates.// Proc. of the 6-th Int.Conf. on Mixed Design, MIXDES’99,-Krakow,Poland,-1999,-pp.89-94.
    14. Gretkowski D.,Guzinski A.,Kaniewski J.,Maslennikow O. VHDL models of digital combinatorical circuits on the current-mode gates.// Proc. 6-th Int.Conf. Mixed design of integrated circuits systems, MIXDES’99,-Krakow,Poland,-1999,-pp.253-258.
    15. Wyrzykowski R.,Szczygio N.,Olace T.,Kaniewski J. Parallel Finite Element Modeling of Solidification Processes.// Lecture Notes in Computer Science, Springer-Verlag, Vol. 1557,-1999,-pp.183-195.
    16. Ju.Kanevski,O.Maslennikov,N.Maslennikova. Design of FPGA-based Processor Array Architecture for Linear Algebra Algorithms Implementation.// Proc. 3-th Int. Conf. Parallel Processing and Applied Mathematics, PPAM’99,-Kazimierz Dolny,Poland,-1999, -p. 205-216.
    17. Gretkowski D.,Kaniewski J.,Maslennikow O.,Wyrzykowski R. A Method for the Design of Bit-Level Parallel Architectures.// Proc.Int. Workshop Parallel Numerics`99, Salzburg (Austria),-1999,-pp.31-40.
    18. Kaniewski J.,Maslennikow O.,Maslennikowa N.,Lacinski L. Analitycal Method for Deriving Dependence Graphs of Recursive Algorithms.// Proc.Int. Workshop Parallel Numerics`99,-Salzburg (Austria),-1999,-pp.41-56.
    19. Каневский Ю.С.,Сергиенко А.М. Локально связанные вычисления – состояние и перспективы.// Праці міжнародного симпозіума “Комп’ютери у Європі. Минуле, сучасне та майбутнє”. -1998р. -c.460-467.
      Просмотр PDF (рус.)
      ⇓Загрузить PDF (рус.)
    20. Каневский Ю.С., Систолические многофункциональные процессоры.// Тезисы докладов III-го Всесоюзного совещания „Высокопроизводительные вычислительные системы”,-Таллинн, -1998,-стр.29-30
    21. A.Sergiyenko,J.Kaniewski,O.Maslennikow,R.Wyrzykowski. Mapping Regular Algorithms into Processor Arrays Using Software Pipelining.// Proc.Int. Conf. On Parallel Computing in Electrical Engineering, PARELEC’98,-Bialystoc,Poland,-Sept.2-5,-1998, -pp.197-200.
    22. Kanevski J.,Maslennikov O.,Maslennikova N.,Wyrzykowski R. The modified weighted checksums method for design of the fault tolerant linear algebra algorithms.// Proc. 9-th Europ.Workshop on Dependable Computing,-Gdansk,Poland,-1998,-p.82-85.
    23. Steblyanko V.G.,Marchenko O.I.,Kanevski J. Increasing of special purpouse computer systems software reliability.// Proc. 9-th Europ.Workshop on Dependable Computing,-Gdansk,Poland,-1998,-p.175.
    24. Maslennikov O.,Chvyrov D.,Guzinski A.,Kanevski J.,Pawlowski P. Digital circuits on the current-mode gates.// Proc.Int.Conf. MIXDES’98,-Lodz,Poland,-1998.
    25. Pawlowski P.,Guzinski A.,Kanevski J.,Chvyrov D.,Maslennikov O. Current-mode ternary elements.// Proc.Int.Conf. MIXDES’98,-Lodz,Poland,-1998.
    26. Wyrzykowski R.,Kanevski J.,Maslennikova N.,Maslennikov O. Fault-Tolerant Matrix Decomposition and its Implementation on Processor Arrays.// Engineering Simulation, -England -1998, Vol.15, No.6,-pp.779-814.
    27. Guzinski A.,Pawlowski P.,Kaniewski J.,Czwyrow D.,Maslennikow O. Current-Mode Digital Circuits for Low Voltage Mixed A/D Systems.//Bulletin of the Polish Academy of Sciences, Technical Sciences, Vol. 46, No. 4,-1998,-pp.443-458.
    28. Guzinski A.,Kaniewski J.,Maslennikov O.,Pawlowski P. Current-mode binary and ternary elements.//Proc.Int.Conf. „Computers in Europe. Past, Present and Future”, -Kiev,-1998,-pp.203-212.
    29. Pawlowski P.,Guzinski A.,Kaniewski J.,Maslennikow O.,Czwyrow D. Low-voltage current-mode digital circuits.// Proc. of the XXI Nat.Conf. on Circuit Theory and Elektronic Networks,-Poznan,Poland,-1998,-p.119-124.
    30. Maslennikow O.,Maslennikowa N.,Guzinski A.,Kaniewski J.,Pawlowski P. Design of adders with current-mode gates.// Proc. of the XXI Nat.Conf. on Circuit Theory and Elektronic Networks,-Poznan,Poland,-1998,-p.125-130.
    31. Rataj D.,Kaniewski J.,Guzinski A.,Czwyrow D.,Pawlowski P. Registers and Counters with current-mode gates.// Proc. of the XXI Nat.Conf. on Circuit Theory and Elektronic Networks,-Poznan,Poland,-1998,-pp.131-136.
    32. Каневский Ю.С.,Лепеха В.Л.,Пех Г.,Хлопась Т. Распараллеливание вычислений при решении сеточных уравнений методом Якоби.//Электронное моделирование,-Киев,-1997, N4, -стр. 62-69.
    33. Выжиковски Р.,Каневсий Ю.С.,Масленникова Н.Н.,Масленников О.В. Декомпозиция алгоритмов обработки матриц на многопроцессорных системах.//Электронное моделирование, -Киев,1997, N6,-стр.41-49.
    34. Звіт про науково-дослідну роботу “Теоретичне обгрунтування нової технології паралельних обчислень”, Науковий керівник проф. Ю.С. Канєвський, 1997 р., 200 с., № Держреєстрації 0196U01080.
    35. Maslennikov O.V.,Wyrzykowski R.,Kanevski Ju.S. A New Orthogonal Version of the Gauss-Jordan Algorithm and Its Parallel Implementation.// Proc. Fifth Int. Euromicro Workshop Parallel and Distributed Processing – PDP’97- London, Jan.22-24,-1997,-pp. 445-452.
    36. Kanevski Ju.S.,Sergienko A.M.,Guzinski A. A Method for Mapping Unimodular Loops into Application Specific Parallel Structures.// Proc. of the 2-ndrst Intern. Conf. “Parallel Proc. and Appl., Math. PPAM’97”,-Zakopane,Poland,-1997,-p.362-371.

      Аbstract. A method for mapping unimodular loop nests into application specific structures is presented. The method consists in representing the reduced dependence draph of the algorithm in multidimensional index space and in mapping this graph into processor subspace and event subspace. Some restrictions, which constrain the reduced dependence draph, help to simplify the mapping process, and to get pipelined processing units. An example of IIR- filter structure systhesis illustrates the mapping process.

      Перегляд PDF (eng.)
      ⇓Завантажити PDF (eng.)

    37. Wyrzykowski R.,Kanevski Ju.S.,Maslennikov O.V. A New Orthogonal Version of the Gauss-Jordan Algorithm and Its Parallel Implementation.// Proc. Fifth Int. Euromicro Workshop Parallel and Distributed Processing – PDP’97- London, Jan.22-24,-1997,-pp. 445-452.
    38. Maslennikov O.,Chvyrov D.,Guzinski A.,Kanevski J.,Wyrzykowski R. Fault tolerant QR-Decomposition Algorithm Based on Householder Reflections and its Parallel Implementation .// Proc.Int. Workshop Parallel Numerics`97,-Zakopane,Poland, Sept.5-7,-1997,-pp.177-198.
    39. Wyrzykowski R.,Kanevski J.,Maslennikov O.,Gretkowski D. On organization of Control in Processor Arrays.// Proc.Int. Workshop Parallel Numerics`97,-Zakopane,Poland, Sept.5-7,-1997,-pp.199-215.
    40. Wyrzykowski R.,Kanevski J.,Maslennikova N.,Maslennikov O.,Ovramenko S. Formalized Construction Method of Array Functional Graphs for Regular Algorithms.// Engineering Simulation,-1997, Vol.14,-pp.217-232.
    41. Pawlovski P.,Guzinski A.,Kaniewski J.,Czwyrow D. One-bit Adder on Current Gates. //XX Nat.Conf. Circuits Theory and Electronic Networks,-Kolobrzeg,Poland, Oct.21-24,-1997,-pp.115-120.
    42. Czwyrow D.,Guzinski A.,Kaniewski J.,Maslennikow O. Arithmetic-Logic Units on Current Gates.//XX Nat.Conf. Circuits Theory and Electronic Networks,-Kolobrzeg,Poland, Oct.21-24,-1997,-pp.121-126.
    43. Wyrzykowski R.,Kanevski J., A Technique for Mapping Sparse Matrix Computations into Regular Processorr Arrays.// Third Int. Euro-PAR Conf. Parallel Processing, -Passau,Germany, August 1997,-pp.310-317.
    44. Выжиковски Р.,Каневский Ю.С.,Масленникова Н.Н.,Масленников О.В.,Овраменко С.Г. Формализованный метод построения графов информационных зависимостей регулярних алгоритмов.//Электронное моделирование,-Киев,-1996, N18,-стр.30-38.
    45. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Решение систем уравнений на процессорных матрицах.// Кибернетика и системный анализ ,N2,-1996,-стр.25-32.
    46. Kanevski Ju.S.,Loginova L.M. and Sergienko A.M. Structured Design of Recursive Digital Filters.//Engineering Simulation,-1996, Vol. 13,-pp.381-389.
    47. Lepecha W.,Wyrzykowski R.,Kanevski Ju.S. Mapping sparse matrix computations into processor arrays.// Proc. Int. Workshop Parallel Numerics`96,-Gozd Martuljek,Slovenia, -1996,-pp.86-101.
    48. Kanevski Ju.S.,Loginova L.M. and Sergienko A.M. Structured Design of Recursive Digital Filters.//Engineering Simulation,-1996, Vol. 13,-pp.381-389.
    49. Kanevski Ju.S.,Sergienko A.M.,Maslennikov O.V. Processor Array for Signal Computing and Numerical Applications.// Proc. of the 7-th Int. Conf.”Parcella’96”-Berlin,-1996.-p.47-58.
    50. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. Algorithm-based fault tolerant solution of linear systems on processor arrays. // Proc.7-th Int Workshop on Parallel Processing by Celluar Automata and Arrays, PARCELLA’96,-Berlin (Germany),-1996, Mathematical Reseach Vol.96,-pp.165-173.
    51. Wyrzykowski R.,Kanevski Ju.S.,Lepecha W. Mapping sparse matrix computations into processor arrays. // Proc. Int. Workshop Parallel Numerics`96,-Gozd Martuljek,Slovenia,-1996,-pp.86-101.
    52. Kanevski Ju.S.,Maslennikowa N.N.,Maslennikov O.V. Algorithm-based fault tolerant solution of linear systems on VLSI processor Arrays. // Proc.Int. Workshop Parallel Numerics`96,-Gozd Martuljek,Slovenia,-1996,-pp.243-244.
    53. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. Структурное проектирование рекурсивных цифровых фильтров.// Электрон. Моделирование.-1995, № 3,-с.18-22.
    54. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. САПР конвейерных вычислительных структур.// Тез. Докл. Межд. Конф. “Автоматизация проектирования дисретных систем”,-Минск,-1995,-с.143.
    55. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. Структурное проектирование рекурсивных цифровых фильтров.// Электрон. Моделирование.-1995, № 3,-с.18-22.
    56. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. САПР конвейерных вычислительных структур.// Тез. Докл. Межд. Конф. “Автоматизация проектирования дисретных систем”,- Минск,-1995,-с.143.
    57. Каневский Ю.С.,Куц Н.Е.,Корчев Д.В. Процессоры для выполнения спектрального анализа.// УСиМ,-1995, N5,-стр.51-57.
    58. Каневский Ю.С., Куц Н.Е.,Корчев Д.В. Процессоры для вычисления скользящего спектра.// УСиМ.-1995, N3,-c.55-59.
    59. Kanevski Ju.S.,Piech H.,Wyrzykowski R. One-dimensional processor arrays for linear algebraic problems.// IEEE Proceedings, Pt. E,-1995, No 1,-pp.1-4.
    60. Kanevski Ju.S.,Maslennikov O.V.,Wyrzykowski R. A method for deriving dependence graphs of recursive algoritms for processor array design.// Int. Workschop “Parallel Numerics’95”,-Sorrento,Italy,-1995 . Napoly,1995.-pp.263-280.
    61. Kanevski Ju.S.,Maslennikova N.N.,Maslennikov O.V.,Wyrzykowski R. Algorithms-based fault tolerant matrix operations on VLSI processor arrays.// Int. Workshop “Parallel Numerics’95”,-Sorrento,Italy,-1995 . Napoly,1995.-pp.281-295.
    62. Kanevski Ju.S.,Wyrzykowski R.,Piech H. One-dimensional processor arrays for linear algebraic problems.// IEE Proc. E, Digit. Comput. Techn.,-1995, N 1,-pp.1-3.
    63. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. VLSI Implementation of Linear Algebraic Operations based on the Orthogonal Faddeev.//Books of Thes. of the Int. Conf. “ParCo’95”.- Gent,Belgium,Sept.-1995,-p.101.
    64. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. A method for Deriving Depedence Graphs of Recursive Algorithms for Processor Array Design.// Proc.of the Intern. Workschop “Parallel Numerics’95”.-Sorrento,Italy,Sept.-1995,-p.263-280.
    65. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V.,Maslennikova N.N. Algorithm-Based Fault Tolerant Matrix Traingularization on VLSI Processor Arrays.// Proc. of the Intern. Workschop “Parallel Numerics’95”.-Sorrento,Italy,Sept.-1995,-p.281-295.
    66. Kanevski Ju.S.,Sergienko A.M.,Maslennikov O.V. Processor Array for Signal Computing and Numerical Ap plications.// Proc. of the Int. Conf. “ICSPAT’95”,-Boston,-1995.-p.1563-1567.
    67. Kanevski Ju.S.,Wyrzykowski R.,Piech H. One-dimensional processor arrays for linear algebraic problems.// IEE Proc. E, Comput. Digit. Tech.,-1995,38(1),-pp.1-4.
    68. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. VLSI Implementation of Linear Algebraic Operations based on the Orthogonal Faddeev.// Books of Thes. of the Int. Conf. “ParCo’95”,-Gent,Belgium,Sept.-1995,-p.101.
    69. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. A method for Deriving Depedence Graphs of Recursive Algorithms for Processor Array Design.// Proc. of the Intern. Workschop “Parallel Numerics’95”,-Sorrento,Italy,Sept.-1995,-p.263-280.
    70. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V.,Maslennikova N.N. Algorithm-Based Fault Tolerant Matrix Traingularization on VLSI Processor Arrays.// Proc. of the Intern. Workschop “Parallel Numerics’95”,-Sorrento,Italy,Sept.-1995,-p.281-295.
    71. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V.,Maslennikova N.N. Algorithm-Based Fault Tolerant Matrix Traingularization on VLSI Processor Arrays.// Proc. of the Int. Conf. “ICSPAT’95”,-Boston,-1995.-p.2247-2251.
    72. Каневский Ю.С.,Куц Н.Е.,Корчев Д.В. Систолические процессоры для спектрального анализа на основе быстрого преобразования Фурье.// Электронное моделирование,-Киев,-1994, N4,-стр.87-93.
    73. Kanevski Ju.S.,Sergienko A.M.,Piech H. A Method for the Structural Synthes is of Pipelined Array Processors.// Proc. of the First Intern. Conf. “Parallel Proc. and Appl. Math. PRAM’94”,-Czestochova,Poland,-1994,-pp.100-109.
    74. Kanevski Ju.S.,Sergienko A.M. Mapping Numerical Algorithms into Multipipelined Processors.// Proc. of the Int. Workshop “Parallel Numerics’94”,-Smolenice,Slowacja,-pp.192-202.
    75. Kanevski Ju.S.,Sergienko A.M. Mapping Numerical Algorithms into Multipipelined Processors.// Proc.of the Int. Workshop “Parallel Numerics’94”,-Smolenice,Slowacja,-p.192-202.
    76. Kanevski Ju.S.,Maslennikov O.V.,Wyrzykowski R. Systolic-type implementation of matrix computations based on the Faddeev algorithm.// Proc. 1st IEEE Int. Conf. on Massively Parallel Computing Systems,-Ischia,Italy,-1994,-pp.26-37.
    77. Kanevski Ju.S.,Maslennikov O.V.,Wyrzykowski R. Mapping recursive algorithms into processor arrays.// Proc. Int. Workshop “Parallel Numerics’94”,-Smolenice (Slowacja), -pp. 169-191.
    78. Kanevski Ju.S.,Wyrzykowski R.,Piech H. On the design of a parallel multiplier for sparse matrices.// Proc. lst Int. Conf. on Parallel Processing and Applied Mathematics,”PPAM’94”,-Czestochowa,Poland,-1994,-pp.294-300.
    79. Kanevski Ju.S.,Wyrzykowski R.,Elfimova L.D. A fast toroidal systolic array for matrix computations.// Proc. 6th Int. Workschop on Parallel Processing by Cellular Automata and Arrays “Parcella’94”,-Berlin,-1994,-pp.267-272.
    80. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. Systolic-Type Implementation of Matrix Computations Based on the Faddeev Algorithm.// Proc. of the Intern.-Conf.”Massively Parallel Computing System”,-Ischica,Italy,-1994.
    81. Kanevski Ju.S.,Simonenko V.P.,Loutski G. A new Approach in Solwing Problems in a Distributed Computer Environment During Dynamic Scheduling.//Proc. of the First Intern. Conf.”Parallel Proc. and Appl. Math. PRAM’94”,-Czestochova,Poland,-1994,-p.84-91.
    82. Kanevski Ju.S.,Wyrzykowski R.,Elfimova L. A Fast Toroidal Systolic Array for Matrix Operations.// Proc. of the VI. Int. Workshop “Parallel Proc. by Cellular Automata and Arrays (Parcela’94)”,-Potsdam,-1994,-p.237-245.
    83. Kanevski Ju.S.,Wyrzykowski R.,Maslennikov O.V. Mapping Recursive Algorithms into Processor Arrays.//Proc. of the Int. Workshop “Parallel Numerics’94”,-Smolenice,Slowacja,-p.169-191.
    84. Выжиковски Р.,Каневский Ю.С.,Лепеха В.Л.,Овраменко С.Г. Алгоритмы и паралельные устройства для умножения последовательности прямоугольных матриц.// Электонное моделирование. N2,-1993,-стр.41-45.
    85. Каневский Ю.С.,Логинова Л.М. Цифровые фильтры и фильтры-дециматоры с симметричной импульсной характеристикой.// УСиМ,-1993, N5,-стр.18-27.
    86. Каневский Ю.С.,Масленников О.В. Решение одного класса задач линейной алгебры на линейных систолических вычислителях.// Электронное моделирование. N4,-1993.
    87. Выжиковски Р.,Каневский Ю.С.,Лепеха В.Л.,Овраменко С.Г. Параллельное устройство для умножения разреженных матриц.// Электронное моделирование. N3,-1993.
    88. Kanevski Ju.S.,Korchev D.V. Processor arrays for two-dimensional discrete Fourier transform.// IEE PROCEEDINGS-E, Vol. 140, N2.-1993.-P.101-104.
    89. Kanevski Ju.S.,Korchew D.V. Mapping discrete Fourier transforms onto VLSI parallel architectures.// IEEE Proceedings, Pt. E, No.3,-1993.
    90. Звіт про науково-дослідну роботу “Мікросупер-ЕОМ”, науковий керівник проф. Ю.С. Канєвський,-1993,-с.82.
    91. Kanevski Ju.S.,Piech H.,Wyrzykowski R. New algoritms for series of rectangular matrices and their parallel implementation.// J.Appl.Math.& omp.Sci.,-1993, Vol.3, No 4,-pp.777-790.
    92. Kanevski Ju.S.,Maslennikov O.V.,Wyrzykowski R. Solving matrix algebra problems on linear systolic architectures.// Electronics Modelling,-1993, No 4,-pp.26-33.
    93. Каневский Ю.С. Основные требования к методам проектирования, алгоримам и технологическим средствам при их реализации на СБИС.// Вестник Киевского политехнического института, серия “Автоматика и электроприборостроение”,N29,-1992,-стр.54-58.
    94. Каневский Ю.С.,Выжиковски Р.,Елфимова Л.Д. Реализация на систолических массивах некоторых итерaционных алгоритмов решения систем линейных алгебраических уравнений.// Кибернетика и системный анализ,-1992, N5,-стр.145-158.
    95. Kanevski Ju.S.,Ovramenko S.G.,Wyrzykowski R. Dependence graph transformations in the design of processor arrays for matrix multiplications.// Microproces.& icroprogram.,-1992, Vol.35,-pp.539-544.
    96. Kanevski Ju.S.,Wyrzykowski R.,Elfimova L.D. Systolic architectures for the iterative solution of linear systems.// Cybernetics,-1992,No.5,-pp.145-158.
    97. Kaniewski J.,Wyrzykowski R.,Owramenko S.G. Dependence graph transformations in the design of processor arrays for matrix multiplications.// Microprocessing and Microprogramming.,-1992,-V.135,-North-Holland,-p.534-539. Paris, 1992.
    98. Каневский Ю.С., Сергиенко А.М. Способ микропрограммирования специализированных конвейерных устройств.// Вестник Киевского политехнического института, серия “Автоматика и электроприборостроение”,-Киев,-“Вища школа”, N.28,-1991,-с.3-8.
    99. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Структура процессоров вычислительных анализаторов спектра.// Тезисы докл. конф. “Контроль, измерение, диагностика, ремонт и техн. обслуживание радиоэл. систем,-М.: НПО “Гранит”,-1991.-c.160-162.
    100. Каневский Ю.С.,Куц Н.Е.,Cергиенко А.М. Программируемый процессор сигналов.// ПТЭ, № 2,-1991,-с.224.
    101. Каневский Ю.С.,Котов С.Э.,Масленников О.В.,Сергиенко А.М. Вычислительная система для спектральной обработки сигналов.// ПТЭ, № 2,-1991,-с.217.
    102. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Структуры процессоров вычислительного анализатора спектра.//Тез. докл. конф.”Контроль,измерение,диагностика,ремонт и техн. oбслуживание радиоэл. cистем”,-М.,-1991,-с.160-162.
    103. Каневский Ю.С.,Корчев Д.В. Способ отображения множества индексов переменных алгоритма на систолическую структуру.// Кибернетика,-1991,N1,-стр.51-57.
    104. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Отображение алгоритма исключения Гаусса с частичным выбором ведущего элемента на архитектуру систолических массивов.// Электронное моделирование, N2,-1991,-стр.14-20.
    105. Каневский Ю.С.,Овраменко С.Г.,Синищук И.И. Архитектурный компилятор систолических структур.// УСиМ,-1991,N3,-стр.10-20.
    106. Выжиковски Р.,Каневский Ю.С.,Лепеха В.Л. Параллельные структуры для решения симметричной проблемы собственных значений.// Электронное моделирование, N4,-1991,-стр.37-43.
    107. Выжиковски Р.,Каневский Ю.С. Овраменко С.Г. Тороидальный систолический процессор для высокопроизводительной свертки одномерных сигналов.// Систолический процессор. Препринт НПО „Интеграл” N5,-1991,-Львов,-стр.5-15.
    108. Выжиковски Р.,Каневский Ю.С.,Овраменко С.Г. Систолические процессоры для умножения двух и трех матриц.// Систолический процессор. Препринт НПО „Интеграл” N5,-1991,-Львов,-стр.15-24.
    109. Каневский Ю.С.,Корчев Д.В. Организация ввода-вывода данных в систолических процессорах.// Систолический процессор. Препринт НПО „Интеграл” N5,-1991,-Львов,-стр.24-30.
    110. Каневский Ю.С. Организация ввода-вывода данных в параллельных вычислительных устройствах.//Вестник Киевского политехнического института, серия “Автоматика и электроприборостроение”,вып.27,-Киев,-1991,с.3-9.
    111. Каневский Ю.С. Требования к алгоритмам и техническим средствам при их реализации на СБИС.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N28,-1991,-c.13-19.
    112. Каневский Ю.С.,Корчев Д.В. Систематическое проектирование систолических процессоров быстрого преобразования Фурье.// УСиМ, N8,-1991,-стр.9-18.
    113. Kanevski Ju.S.,Korchew D.V. A systematic approach to the design of processor Arrays.// Proc.of the Intern. Conf.”Parallel Computing Tehnologies”,-Novosibirsk,-1991.-pp.119-128.
    114. Kanevski Ju.S.,Korchew D.V. Mapping the index set of algorithms variables onto systolic structures.// Cybernetics,-1991, No.1,-pp.51-57.
    115. Каневский Ю.С.,Сергиенко А.М. Методы структурного синтеза специализированных прцессоров.//Киев. политехн.ин-т.,Деп. в УкрНИИНТИ 14.08.90,№1291-Ук90,-Киев,-1990,-55с.
    116. Каневский Ю.С.,Сергиенко А.М. Формализованное проектирование систолических структур и их прицессорных элементов.// Автоматика и вычислительная техника,-1990,№ 3,-c.72-78.
    117. Каневский Ю.С.,Котов С.Э.,Сергиенко А.М. Программируемый процессор сигналов.// Приборы и техника эксперимента,-1990,№ 3,-c.225.
    118. Корчев Д.В.,Овраменко С.Г.,Сергиенко А.М. Синтез систолических процессоров для обработки многомерных систем.// Материалы сем.”Теория и практика создания систем техн. зpения”,-М.:МДНТП,-1990,-c.19-24.
    119. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М.,Хуторной Е. Методы отображения параллельных алгоритмов в структурные схемы. Проблемы алгебры и кибернетики.// Материалы междунар. конф.,посв. памяти акад. С.А. Чумихина,-Кибернетика,-1990,-с.125.
    120. Каневский Ю.С., Метод формального проектирования систолических процессоров.// Вопросы оборонной промышленности, серия 3, вып.10(229),-1990,-стр.10-27.
    121. Каневский Ю.С.,Корчев Д.В. Вычисление дискретного преобразования Фурье на систолических структурах.// УСиМ, N1,-1990,-стр.29-33.
    122. Выжиковски Р.,Каневский Ю.С. Проектирование систолических процессоров для численно устойчевого решения систем линейных уравнений методом Гаусса.// Электронное моделирование, N2,-1990,-стр.29-36.
    123. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Реализация алгоритма исключения Гаусса с частичным выбором на систолических процессорах.// Доклады I-й всесоюзной конференции “Однородные вычислительные среды и систолические стуктуры”,-Львов,-1990,-стр.35-40.
    124. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Систолические процессоры с активным управлением для LU-разложения матриц.// Доклады I-й Всесоюзной конференции “Однородные вычислительные среды и систолические стуктуры”,-Львов,-1990,-стр.41-47.
    125. Гретковски Д.,Каневский Ю.С. Особенности проектироваания систолических процессоров.// Труды четвертой научно-технической конференции советских и польских ученых-выпускников высших учебных заведений СССР,-Киев,-1990,T.2,-стр.51-55.
    126. Выжиковски Р.,Каневский Ю.С.,Котов С.Е.,Масленников О.В. Систолический процессор с активным управлением для решения некоторых задач линейной алгебры.// Препринт N4-90. Институт прикладных проблем механики и математики АН СССР “Систолические процессоры”, -Львов,-1990,-стр.4-8.
    127. Каневский Ю.С.,Корчев Д.В. Систолический процессор для вычисления быстрого преобразования Фурье.// Препринт N4-90. Институт прикладных проблем механики и математики АН СССР “Систолические процессоры”,-Львов,-1990,-стр.9-13.
    128. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Систолические процессоры с активным управлением для решения систем линейных алгебраических уравнений.// Материалы семинара „Теория и практика создания создания систем технического зрения”,-Москва,-1990,-стр.88-92.
    129. Каневский Ю.С.,Гретковски Д.,Овраменко С.Г. Проектирование многофункциональных систолических процессоров изображений.// Материалы семинара „Теория и практика создания создания систем технического зрения”,-Москва,-1990,-стр.92-97.
    130. Каневский Ю.С. Организация ввода-вывода данных в параллельных вычислительных устройствах.// Вестник Киевского политехнического института, серия “Автоматика и электроприборостроение”, N27,-1990,-стр.3-9;
    131. Выжиковски Р.,Каневский Ю.С. Формализованный синтез систолических процессоров на примере вычислителей для треугольного разложения симметричных матриц.// Кибернетика, -1990, N3,-с.41-48.
    132. Каневский Ю.С.,Овраменко С.Г. Синтез однопроцессорных нерекурсивных фильтров.// Управляющие системы и машины, N6,-1990,-стр.10-16.
    133. Каневский Ю.С.,Корчев Д.В. Метод синтеза многомерной временной развертки вычислений в систолических процессорах.// Электронное моделирование. N4,-1990,-стр.43-49.
    134. Каневский Ю.С.,Корчев Д.В. Комплексный подход к проектированию систолических процессоров.// Известия высших учебных заведений “Радиоэлектроника”,-1990, N9,-стр.61-66.
    135. Kanevski Ju.S.,Owramenko S.G. Compiler of systolic structures.// Proc. Latvian Signal Processing International Conference,-Riga,April 24-26,-1990,-p.188-192.
    136. Kanevski Ju.S.,Kоrchev D.V. Systematic design of systolic FFT-processorc.//Proc. Latvian Signal Processing International Conference,-Riga,April 24-26,-1990,-p.193-197.
    137. Kanevski Ju.S.,Kоrchev D.V. Two-dimensional systilic array for Fast Fourier Trans-form. // Proc. First International Conference on Information Technologies for Image Analysis and Pattern Recognition,- Lviv,Oct. 22-28,-1990,-p.172-176.
    138. Каневский Ю.С.,Сергиенко А.М. Синтез структурной схемы специализированного операционного устройства.// Киевск. политехн. ин-т,-1989.-40 с. Деп. в УкрНИИНТИ 10.11.1989, N 2514-Ук89.
    139. Каневский Ю.С.,Сергиенко А.М. Проектирование конвейерного процессорного элемента многофункциональной систолической структуры.// Препринт N20-89. Ин-т прикл. проблем механики и математики АН УССР “Многофункциональные систолические структуры”, под ред. Я.А. Дуброва,-Львов,-1989.-c.5-10.
    140. Каневский Ю.С.,Cергиенко А.М. Синтез структурной схемы специализированного конвейерного операционного устройства.//Киев. политех.ин-т.,Деп. в УкрНИИНТИ 10.11.1989 №2514-Ук89.-Киев,-1989,-40с.
    141. Каневский Ю.С.,Котов С.Э.,Логинова Л.М.,Масленников О.В.,Сергиенко А.М. Вычислительная система для спектральной обработки сигналов.// Тез. докл. 3 регион. семинар. Распределенная обработка информации. Улан-Удэ,-Новосибирск,-1989.-c.89.
    142. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Особенности применения сигнальных микропроцессоров в анализаторах спектра.// Тез. докл. Конф. Методы и микроэлектронные средства цифрового преобразования и обработки сигналов,-Рига,-1989,Т.1,-c.186-188.
    143. Каневский Ю.С.,Котов С.Э., Проектирование систолических процессоров для умножения матриц.// Рук. деп. в Укр.НИИНТИ,-Киев,-1989, N561,-40 с.
    144. Виноградов Ю.Н.,Каневский Ю.С.,Корчев Д.В. Проектирование структурных схем матричных процессоров для вычисления двумерного преобразования Фурье.// Рук. деп. в Укр.НИИНТИ 03.03.89 N675,-Киев,-1989,-48 с.
    145. Каневский Ю.С.,Котов С.Э.,Овраменко С.Г. Проектирование систолических процессоров сигналов. //Рук. деп. в Укр.НИИНТИ ,-Киев,-1989,N1541,-36 с.
    146. Выжиковски Р.,Каневский Ю.С.,Синичук И.И. Об одном подходе к построению архитектурного компилятора систолических и волновых структур.// Рук. деп. в Укр.НИИНТИ 01.12.89 N2696,-Киев,-1989,-55 с.
    147. Каневский Ю.С.,Котов С.Э.,Овраменко С.Г. Mетодика проектирования многофункциональных систолических процессоров.// Препринт N20-89. Ин-т прикл. Проблем механики и математики “Многофункциональные систолические структуры”,-Львов,-1989,-стр.10-15.
    148. Каневский Ю.С.,Котов С.Э.,Масленников О.В. Систолически программируемый процессор для LU-разложения матриц.// Препринт N 20-89. Ин-т прикл. Проблем механики и математики “Многофункциональные систолические структуры”,-Львов,-1989,-стр.16-21.
    149. Каневский Ю.С.,Корчев Д.В. Синтез линейных систолических структур для реализации многомерных алгоритмов.// Препринт N20-89. Ин-т прикл. Проблем механики и математики “Многофункциональные систолические структуры”,-Львов,-1989,-стр.5-10.
    150. Выжиковски Р.,Каневский Ю.С. Синтез систолического процессора для LU-разложения ленточных матриц.// Вестник Киевского политехнического института, серия “Автоматика и электроприборостроение”, N26,-1989,-стр.40-46.
    151. Каневский Ю.С. Синтез структур систолических фильтиров с симметричной импульсной характеристикой.//Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N26,-1989,-стр.53-58.
    152. Каневский Ю.С. Синтез систолических процессоров для вычесления дискретного преобразования Фурье.// УСиМ, N1,-1989,-стр.3-7.
    153. Каневский Ю.С. Проектирование систолических процессоров для LU-разложения матриц.// Электронное моделирование, N1,-1989,-стр.18-22.
    154. Каневский Ю.С. Варианты архитектурного компилятора систолических структур.//Тез.докл. 3-го регионального сем. “Распараллеленая обработка информации”,-Улан-Уде,1989,-Новосибирск,-1989,-с.15.
    155. Каневский Ю.С. Систолические рекурсивные фильтры.// Сб. трудов СКВ ВТ АН СССР „Специализированные процессоры обработки информации”,-1989,-стр.31-39.
    156. Каневский Ю.С. Метод проектирования систолических процессоров заданной размерности.// Тезисы докладов Всесоюзной конференции „Методы и микроэлектронные средства цифрового преобразования и обработки сигналов”,-Рига,-1989,T.1,-стр.322-324.
    157. Каневский Ю.С. Метод формализованного проектирования систолических процессоров.//Вопросы оборонной пром-сти,серия 3,вып.10(229),-1989,-с.10-27.
    158. Выжиковски Р.,Каневский Ю.С.,Масленников О.В. Систолический процессор для треугольного разложения матриц.//Тезисы докладов Всесоюзной конференции „Методы и микроэлектронные средства цифрового преобразования и обработки сигналов”,-Рига,-1989,- стр.302-303.
    159. Каневский Ю.С.,Сергиенко А.М. Векторный сигнальный процессор.// Материалы регион. семинара 19-20 февр. 1988,”Системы цифровой обработки сигналов”,-Ленинград,-1988,-с.65-68.
    160. Каневский Ю.С.,Cергиенко А.М. Вычисление элементарных функций в сигнальных процессорах.// Вестник Киевского политехнического института, серия “Aвтоматика и электроприборостроениe”,-Киев,”Вища школа”,N25,-1988,-с.24-28.
    161. Каневский Ю.С.,Сергиенко А.М. Проектированиe структурной схемы процессорного элемента специализированной ЭВМ.// Киевск. политехн. ин-т,-1988.-60 с., Деп. в УкрНИИНТИ 01.09.1988, N2166-Ук88.
    162. Каневский Ю.С.,Марченко А.,Сергиенко А.М. Выбор языка для задач цифровой обработки сигналов в реальном времени.//Сб. трудов ИК АН УССР “Методы реализации систем программирования”,-Киев,-1988.-c.59-65.
    163. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. Формализованное проектирования нерекурсивных цифровых фильтров.// Киевск. политехн. ин-т,-1988.-22 с., Деп. в УкрНИИНТИ 01.09.1988, N2162-Ук88.
    164. Каневский Ю.С.,Котов С.Э.,Сергиенко А.М. Микропроцессорная система обработки сигналов.// Тезисы докладов. 3 секции Pесп. Науч. Техн. Конф.”Применение микропроцессоров в нар. xоз.”,-Таллинн,-1988,-c.25-26.
    165. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Вычислительное устройство на базе микропроцессора сигналов.// Там же. c.28-29.
    166. Каневский Ю.С.,Логинова Л.М.,Сергиенко А.М. Об одном подходе к проектированию векторно-конвейерных операционных устройств.//Тез. докл. 2 Всесоюзн. Совещ. Конвейерные вычислительные системы.-К.,-1988,-c.119-121.
    167. Каневский Ю.С.,Котов С.Э.,Сергиенко А.М. Методика проектирования систолических процессоров. Тр. 1 Всесоюзн. Сем. Логические методы построения однородных и систолических структур.-М: ИППИ АН СССР,-1988,-c.43-45.
    168. Каневский Ю.С.,Некрасов Б.А.,Сергиенко А.М. Спецтема.// Тез.7 межотраслевой н-т конф. по методам и средствам цифр. обработки информации,-Бельцы,-1988.
    169. Котов С.Э.,Сергиенко А.М. Методика проектирования систолических процессоров.// Труды 1-го Всесоюзного семинара “Логические методы проектирования однородных и систолических структур”, АН СССР, ИППИ,-1988.,-c.43-45.
    170. Каневский Ю.С.,Лозинский В.И. Проектирование структурных схем систолических процессоров с поразрядным выполнением вычислений.//Киев.политех.ин-т,Рук. деп. В Укр.НИИНТИ 25.04.88,N1002,-Киев,-1988.
    171. Каневский Ю.С.,Лозинский В.И. Проектирование структурных схем систолических Фурье-процессоров (часть 3).// Рук. деп. В Укр.НИИНТИ 01.02.88 N323,-Киев,-1988,-36с.
    172. Каневский Ю.С. Процессоры сигналов: история, состояние и тенденции развития.// Рук. деп. В Укр.НИИНТИ 04.01.88 N23,-Киев,-1988,-32с.
    173. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И.,Синичук И.И. Проектирование систолических цифровых фильтров с симметричной импульсной характеристикой.// Рук. деп. В Укр.НИИНТИ 25.02.88 N548,-Киев,-1988,-35с.
    174. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И.,Овраменко С.Г. Проектирование систолических рекурсивных фильтров.// Рук. деп. В Укр.НИИНТИ 01.03.88 N596,-Киев,-1988,-47с.
    175. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И. Проектирование структурных схем систолических процессоров с поразрядным выполнением операции.// Рук. деп. В Укр.НИИНТИ,-Киев,-1988,N1002,-42с.
    176. Выжиковски Р.,Гретковски Д.,Каневский Ю.С. Синтез и исследование структурных схем параллельных вычислительных устройств,реализующих операции свертки многомерных сигналов.//Рук. деп. В Укр.НИИНТИ 26.04.88 N1015,,-Киев,-1988,-39с.
    177. Каневский Ю.С. Оптимизированное проектирование структур систолических процессоров.//Сб. научных трудов УК АН СССР „Технические средства обработки информации для высокопроизводительных ЕВМ и систем”,-Киев,-1988,-стр.120-124.
    178. Каневский Ю.С. Методы алгоритмического проектирования СБИС систолической обработки информации.// Тезисы докладов XXX Всесоюзной школы-семинара им. М.А.Гаврилова „Развитие теории дискретных систем и проблемы логического проектирования СБИС”,-Кишинев,-1988,-стр.142-144.
    179. Каневский Ю.С. Вопросы проектирования многопроцессорных систем обработки сигналов.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N25,-1988,-стр.20-24;
    180. Каневский Ю.С.,Синичук И.И. Автоматизированное проектирование систолических процессоров по заданной матрице информационных зависимостей исходного алгоритма.//Рук. деп. В Укр.НИИНТИ 10.08.88 N1849,-Киев,-1988,-20с.
    181. Каневский Ю.С. Метод проектирования параллельных вычислительных структур.// Тезисы докладов Всесоюзного совещания „Конвейерные вычислительные системы”,-Киев,-1988,-стр.18-20.
    182. Каневский Ю.С.,Синичук И.И. Автоматизированное проектирование систолических процессоров по графу алгоритма.// Сб. „Методы повышения эффективности функционирования вычислительных систем”,-Омск,-1988,-стр.23-28.
    183. Каневский Ю.С. Вопросы формализации проектирования конвейерных операционных устройств. //Сб. „Методы повышения эффективности функционирования вычислительных систем”,-Омск,-1988,-стр.42-47.
    184. Каневский Ю.С.,Лозинский В.И. Проектирование структур систолических процессоров с битовой обработкой данных.// Препринт N23-88. Институт прикл. проблем механики и математики “Систолические вычислители”,-Львов,-1988,-стр.17-21.
    185. Каневский Ю.С.,Сергиенко А.М. Об одном подходе к проектированию архитектуры процессора анализатора спектра.// Вестник Киевского политехнического института, серия “Aвтоматика и электроприборостроениt”,-Киев,”Вища школа”,N24,-1987,-с.106-109.
    186. Каневский Ю.С.,Сергиенко А.М. Об одном подходе к проектированию специализированных процессоров.// Киевск. политехн. ин-т, Рук. деп. в УкрНИИНТИ 08.09.1987, N2341, 45 с.
    187. Каневский Ю.С.,Сергиенко А.М. Об одном подходе к проектированию архитектуры процессора анализатора спектра.// Вестник Киевского политехнического института,серия “Автоматика і будова апаратури”, N24,-1987,-стр.106-109.
    188. Каневский Ю.С.,Котов С.Е. Об одном подходе к формализованному проектированию систолических процессоров для решения задач линейной алгебри.//Рук. деп. в УкрНИИНТИ 29.10.87. № 3022.-Ук87,-Киев.-1987.-62 с.
    189. Каневский Ю.С. Вопросы формализации проектирования параллельных процессоров.// Материалы VIII Международной конференции „Применение ЭВМ в технике и управлении производством” (часть2),-М.,-1987,-с.158-161.
    190. Каневский Ю.С. Систолические процессоры дискретного преобразования Фурье.// Тезисы докладов VI Всесоюзной школы-семинара “Распараллеливание обработки информации” (часть 2),-Львов,-1987,-стр.129-200.
    191. Kаневский Ю.С. Формализованная методика проектирования систолических процессоров. //Тезисы докладов VI Всесоюзной школы-семинара “Распараллеливание обработки информации” (часть2),-Львов,-1987,-стр.201-202.
    192. Каневский Ю.С.,Котов С.Е.,Куц Н.Е. Систолические процессоры для операций над матрицами.// Тезисы докладов VI Всесоюзной школы-семинара “Распараллеливание обработки информации”,-Львов,-1987,-стр.203-204.
    193. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И. Вопросы проектирования структуры коррелятора реального времени.//Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N24,-1987,-стр.95-98.
    194. Каневский Ю.С.,Логинова Л.М.,Лозинский В.И. Проектирование систолического многофункционального процессора.//Рук. деп. в УкрНИИНТИ 22.09.87 N2635,-Киев,-1987,-37c.
    195. Каневский Ю.С.,Лозинский В.И. Проектирование структурных схем систолических Фурье-процессоров (часть 1).// Рук. деп. в УкрНИИНТИ 28.09.87 N2761,-Киев,-1987,33c.
    196. Каневский Ю.С.,Лозинский В.И. Проектирование структурных схем систолических Фурье-процессоров (часть 2).// Рук. деп. в УкрНИИНТИ 01.10.87 N2786,,-Киев,-1987,-39с.
    197. Каневский Ю.С.,Зорин Ю.M.,Шморгун A.P. Проектирование параллельного процессора, управляемого потоком данных. //Рук. деп. в УкрНИИНТИ ,-Киев,-1987,N2914,-38с.
    198. Каневский Ю.С.,Некрасов Б.А.,Сергиенко А.М. Вопросы реализации высокопроизводительных процессоров БПФ.//УСиМ,-Киев,-1986,N4,-с.57-60.
    199. Виноградов Ю.Н.,Каневский Ю.С.,Сергиенко А.М. Контроль и отладка микропроцессорной специализированной ЭВМ для цифровой обработки сигналов.// Матер. Респ науч.-техн. cем.”Системы контроля параметров электронных устройств и приборов.” Секция 1,-Киев: ЦНИИИиТЭИ,-1986,-c.7-8.
    200. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И. O синтезе параллельных вычислительных структур.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”,N23,-1986,-стр.12-17.
    201. Выжиковски Р.,Гретковски Д.,Каневский Ю.С.,Лозинский В.И. Сравнительная оценка алгоритмов и систем цифровой фильтрации многомерных сигналов.// Рук. деп. в УкрНИИНТИ 13.06.86 N13342,-Киев,-1986,-45 с.
    202. Выжиковски Р.,Каневский Ю.С.,Лозинский В.И. Проектирование параллельных устройств для вычисления ленейной свертки двумерных сигналов (часть 1).// Рук. деп. в УкрНИИНТИ 25.09.86 N2316,-Киев,-1986,-47 с.
    203. Выжиковски Р.,Каневский Ю.С.,Овраменко С.Г. Проектирование параллельных устройств для вычисления ленейной свертки двумерных сигналов (часть 2).// Рук. деп. в УкрНИИНТИ 26.09.86 N2340,-Киев,-1986,-44 с.
    204. Выжиковски Р.,Гретковски Д.,Каневский Ю.С. Архитектура СБИС-конвольвера двумерных сигналов. //Труды второй научно-технической конференции советских и польских ученых – выпускников высших учебных заведений СССР,-Киев,-1986,-стр.267-270.
    205. Каневский Ю.С. Систолические ДПФ процессоры. //Труды Всесоюзной конференции “Методы и микроэлектронные средства цифрового преобразования и обработки сигналов” Т.2, -Рига,-1986,-стр.497-500.
    206. Сергиенко А.М. Микропроцессорный блок для вычисления элементарных функций в реальном времени. Микропроцессоры в системах контроля и управления.// Тезисы зонального семинара,-Пенза,-1985,-с.42-44.
    207. Каневский Ю.С.,Сергиенко А.М. К вопросу выбора архитектуры вычислительного анализатора спектра.// Материалы конференции “Применение вычислительной техники и математических методов в научных исследованиях”,-Киев,-1985,-с.72-83.
    208. Каневский Ю.С.,Сергиенко А.М. O выборе конфигурации вычислительной системы обработки сигналов.//Межвузовский сборник “Автоматизация анализа и синтеза структур ЭВМ и вычислительных алгоритмов”,-Омск:ОМПИ,-1985,-c.132-136.
    209. Каневский Ю.С.,Котов С.Э.,Сергиенко А.М. Процессор вычислительного анализатора спектра.// Материалы республиканской конференции “Структурные методы повышения точности, чувствительности и быстродействия измерительных приборов и систем”,-Житомир,-1985,-c.135 (ДСП).
    210. Каневский Ю.С.,Котов С.Э.,Сергиенко А.М. Программируемый многофункциональный процессор.// Тезисы докладов конференции Микропроцессоры-85,-М.,-1985,Т.2,-c.167-168.
    211. Каневский Ю.С.,Некрасов Б.А.,Сергиенко А.М. Программируемый многофункциональный процессор.// Информационный листок о НТД № 85-097,-Киев:УкрНИИНТИ,-1985.
    212. Исследование путей создания вычислительных устройств для цифровой обработки сигналов в реальном масштабе времени. Заключительный отчет/ Руководитель Каневский Ю.С. КПИ, № ГР 01828050975, Инв. № 0286002681,-Киев,-1985.
    213. Выжиковски Р.,Каневский Ю.С. O применении полиномиальных преобразований для вычисления многомерной свертки.// Вестник Киевского политехнического института,серия “Автоматика и электропpиборостроение”, N22,-1985,-стр.27-30.
    214. Каневский Ю.С.,Лозинский В.И.,Некрасов Б.А. Исследование эффективности реализации алгоритма ДПФ в систолических процессорах. //Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N22,-1985,-стр.30-34.
    215. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Система для отладки приборных устройств.// Матер. Респ науч.-техн. Сем. “Системы контроля параметров электронных устройств и приборов”,-Киев,-1984,-c.48-49 (ДСП).
    216. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Двухканальный цифровой анализатор спектра.// Материалы Всесоюзного семинара “Вибрационная техника”,-Москва,-1984,-с.73-77.
    217. Каневский Ю.С.,Некрасов Б.А.,Сергиенко А.М. Выбор конфигурации микропроцессорной системы обработки сигналов.// Респ. Сем. “Высокопроизводительныe системы обработки информации”, Тезисы докладов,-Ужгород,-1984,-с.18-19.
    218. Каневский Ю.С.,Лозинский В.И. Реализация типовых операций при обработке результатов экспериментальных исследований.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N21,-1984.
    219. Выжиковски Р.,Каневский Ю.С. Об одном подходе к синтезу проблемно- ориентированных параллельных вычислительных систем.// Труды второй научно-технической конференции советских и польских ученых-выпускников высших учебных заведений СССР, -Киев,-1984,-стр.67-69.
    220. Каневский Ю.С.,Зорин Ю.М.,Сергиенко А.М. Набор вычислительных модулей для построения систем цифровой обработки сигналов.// Труды Всесоюзной конференции “Методы и микроэлектронные средства цифрового преобразования и обработки сигналов” -Pига,-1983,-с.305-307.
    221. Каневский Ю.С.,Куц Н.Е.,Сергиенко А.М. Цифровой анализатор спектра на базе микропроцессорной системы.// Материалы Всесоюзного семинара “Вибрационная техника”,-Москва,МДНТП,-1983,-с.106-107.
    222. Исследование путей создания вычислительных устройств для цифровой обработки сигналов в реальном масштабе времени. Предварительный отчет/ Руководитель Каневский Ю.С. КПИ, № ГР 01828050975, Инв. № 02840078485,-Киев,-1983.
    223. Каневский Ю.С.,Некрасов Б.А.,Сергиенко А.М. Спецтема.// Тез.4 межотраслевой н-т конф. по методам и средствам цифр. обработки информации”,-Киев,-1983.
    224. Каневский Ю.С.,Виноградов Ю.Н. Быстрое вычисление многомерного преобразования Фурье.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N20,-Киев,-1983.
    225. Выжиковски Р.,Каневский Ю.С. Алгоритмы функционирования и архитектура СБИС конвольвера.//Труды Всесоюзной конференции “Методы и микроэлектронные средства цифрового преобразования и обработки сигналов”,-Рига,-1983,-стр.127-130.
    226. Каневский Ю.С.,Балюк В.В.,Дядюра В.А.,Зорин Ю.М.,Самофалов К.Г.,Лозинский В.И. Многофункциональный процессор для обработки сейсморазведочной информации.// Механизация и автоматизация,-Киев,-1982,N2,-стр.49-51.
    227. Каневский Ю.С.,Некрасов Б.А.,Мадянова Н.Е.,Федотов О.А. Алгоритмы БПФ с действительными весовыми коэффициентами.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N19,-1982,-стр.59-62.
    228. Каневский Ю.С.,Хижинский Б.П. Об одном подходе к построению проблемно- ориентированных ЭВМ и систем.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N19,-1982,-с.83-89.
    229. Каневский Ю.С.,Некрасов Б.А. Исследование структур вычисления дискретного преобразования Фурье по алгоритму Винограда.// Рук. деп. в УкрНИИНТИ 01.06.82 №3615,-Киев,-1982,-23с.
    230. Каневский Ю.С.,Зорин Ю.М.,Некрасов Б.А. Некоторые вопросы построения мультипроцессорных систем для цифровой обработки сигналов.//Методы и средства разработки систем управления на базе микропроцессорной техники. Республиканская конференция,-Севастополь,-1982.
    231. Kаневский Ю.С.,Виноградов Ю.Н.,Некрасов Б.А. Анализ структур однопроцессорных вычислителей БПФ с различной организацией ЗУ.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”,N18,-1981,-стр.59-62.
    232. Kаневский Ю.С.,Балюк В.В.,Дядюра В.А.,Зорин Ю.М.,Самофалов К.Г. Ускорение обработки сейсморазведочной информации спецпроцессорами различной архитектуры.// Геофизический журнал., N2,-Киев,-1980,-стр.39-45.
    233. Kаневский Ю.С.,Балюк В.В. Применение теоретико-числовых преобразований для обработки геофизической информации.// Тезисы докладов Республиканской научно-технической конференции геофизиков,-Ленинакан,-1980,-стр.56-59.
    234. Kаневский Ю.С.,Хижинский Б.П.,Широчин В.П. Вопросы построения ЦВМ для решения обыкновенных дифференциальных уравнений.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N17,-1980.
    235. Каневский Ю.С.,Некрасов Б.А. Исследование возможности построения поточных операционных блоков на потенциальных элементах.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N16,-1979.
    236. Каневский Ю.С.,Третяк А.Л.,Широчин В.П. O Некоторых особенностях расчета лучевых картин на ЭВМ.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”, N2,-1978.
    237. Каневский Ю.С.,Некрасов Б.А.,Федотов О.А. K вопросу о реализации суммирующих устройств на ИМС серии 155.// Вестник Киевского политехнического института,серия “Автоматика и электоприборостроение”, N15,-1978.
    238. Каневский Ю.С.,Некрасов Б.А.,Мадянова Н.Е.,Федотов О.А. Процессор БПФ высокой производительности.// Всесоюзный межвузовский сборник “Вопросы преобразования информации”, вып.1,-Таганрог,-1978.
    239. Каневский Ю.С.,Наприенко Г.К.,Третяк А.Л.,Широчин В.П. Система моделирования для исследования процесса решения гидроаккустических задач.// Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”,-Киев,N14,-1977.
    240. Каневский Ю.С.,Третяк А.Л.,Самофалов К.Г.,Широчин В.П. Специализированная интегрирующая машина с автоматическим вариированием исходных данных.// Сборник “Механизация и автоматизация управления”,-Киев,Укр.НИИНТИ, N3,-1976.
    241. Каневский Ю.С.,Третяк А.Л.,Весев Н.Г.,Широчин В.П. Mногофункциональная обработка информации на специализированной интегрирующей машине. //Вестник Киевского политехнического института,серия “Автоматика и электроприборостроение”,-Киев,-1975.
    242. Каневский Ю.С.,Третяк А.Л.,Широчин В.П Функциональный блок цифрового модуля.// Материалы конференции “Использование вычислительной техники”,-Киев,-1974,-стр.53.
    243. Каневский Ю.С.,Андреев И.В.,Симоненко В.П. Малогабаритный видеопроцессор на транзисторах.// Механизация и автоматизация управления, N2,-Киев,-1968,-стр.15-19.